HW novinky: Intel má konečně USB 3.0 v čipsetu (diskuse)

To USB3 jsem moc nepochopil. Pamatuju kdyz prislo na trh USB1 tak to byl ohromnej pokrok mimo jine diky podstatnemu zjednoduseni kabelaze. Napr. misto paralelniho portu s 25piny najednou pouhe 4. A ted zase zacinaji draty pridavat?

13.4.2012 18:03 Stanislav Brabec | skóre: 45 | Praha
Rozbalit Rozbalit vše Re: HW novinky: Intel má konečně USB 3.0 v čipsetu

USB2 má jen jednu duplexní datovou linku. 5m USB2 kabel tak znamená minimálně 15ns zpoždění mezi čtením a zápisem. Pro nižší rychlosti to nevadilo. Ale pokud požadavek na čtení cestuje 15ns a dalších 15ns musíte čekat na první data, tak byste duplexním provozem na USB3 přišel kvůli každému příkazu o možnost přenést o 150 bitů. Předpokládám, že to byl hlavní důvod, proč má USB3 dvě jednosměrné linky.

13.4.2012 23:41 David Ježek | skóre: 83 | blog: Mostly_IMDB
Rozbalit Rozbalit vše Re: HW novinky: Intel má konečně USB 3.0 v čipsetu

já bych to neviděl tak tragicky, těch drátů tam v tuhle chvíli není nijak přehnaně moc. USB3 je pro mě přijatelný kompromis mezi pomalostí usb2 a zbožným přáním, aby se všeobecně prosadil pro jiné užití koncipovaný thunderbolt.

David Ježek je bezpochyb autor, který má co říct. Bohužel je to také autor, který to neumí říct.

Desktopová HDD za 4 roky z pětiny 2,5"?
Analytici opět analyzovali o 106, až přišli na informaci z nadpisu. Podle iSuppli by měly do roku 2016 zabírat 18 % trhu s desktopovými HDD jejich současní 2,5palcoví bratříčci, když v příštím roce si uzmou teprve jen 4 %.

Tuhle část jsem musel číst třikrát, abych ji pochopil. Zkuste si článek nejprve napsat, den nebo dva ho nechte uležet a pak se k němu vraťte a přečtěte si ho sám pro sebe. Nejasná části přeformulujte. Vždyť tohle vám akorát kazí jméno!

15.4.2012 15:54 Vladimír Čunát | skóre: 19
Rozbalit Rozbalit vše Re: HW novinky: Intel má konečně USB 3.0 v čipsetu

Ano, já jsem to pochopil až z textu článku.

15.4.2012 20:39 frr | skóre: 34
Rozbalit Rozbalit vše Re: HW novinky: Intel má konečně USB 3.0 v čipsetu

Já to pochopil na první přečtení. Asi proto, že funkční disky z vyřazených notebooků s oblibou používám jako systémové do svých nenáročných linuxových bastloserverů pro interní použití :-)

Už jsem párkrát použil i mirror ze dvou 2.5" NTB disků, když byl požadavek na minimální rozměry a malou spotřebu.

[:wq]

K té "platformě SSD řadiče": pokud tomu správně rozumím, housekeeping a wear-leveling je typicky implementován na nějakém CPU jádře. Spousta starších/levnějších řadičů obsahuje MCU jádro 80C51, ve výkonnějších řadičích bych hledal asi ARM (u Marvellu určitě).

Čip SSD řadiče tedy obsahuje CPU jádro, target-mode rozhraní diskové sběrnice (SATA, SAS, ATA, USB apod.) a několik portů pro NAND Flash čipy (JEDEC/ONFI). Určitě bude umět DMA proti Flash čipům i proti target-mode HBA. V jednodušším případě má on-chip i pracovní RAMku. Netuším, jestli to může mít třeba hardwarovou akceleraci "asociativní cache" nebo obecně algoritmů potřebných pro dvoupatrové mapování vnějších LBA sektorů na stránky a erase bloky.

A hele - něco jsem našel:

http://www.marvell.com/storage/ssd/sata-controllers/

http://www.marvell.com/storage/system-solutions/native-pcie-ssd-controller/assets/Marvell-Native-PCIe-SSD-Controllers-WP.pdf

http://www.marvell.com/storage/assets/Marvell_88SS9187-001.pdf

Je tam mj. zmíněno, že ASIC/FPGA se používá u "nativních" SSDček, kde je NAND Flash rozhraní jednoduchým způsobem zpřístupněno/konvertováno na PCI-e. Z toho podle mně plyne, že se jedná v principu o MTD ("Memory Technology Device") tzn. wear-leveling a housekeeping zajišťuje software na hostitelském procesoru...

[:wq]