Portál AbcLinuxu, 5. května 2025 21:06
Prosím buď o smazání nebo kompletní přepsání toho žvástu z poslední části včetně lživého bulvárního nadpisu. Tohle je asi poslední tečka dokládající naprostý úpadek ábíčka. Netuším z čeho autor vycházel, ale v odkazované zprávě se rozhodně nepíšou ty nesmysly, které jsou uvedeny tady.
STMicroelectronics nehodlá rozhodně zaniknout. ST vyrábí plno diskrétních polovodičových součástek a integrovaných obvodů různými technologiemi. Většinu obratu má právě z běžných standardních produktů vyráběných většími technologiemi a různých výkonových prvků vyráběných technologií BCD. Ta linkovaná zpráva se týká pouze jediné továrny v Crolles, kde se ST snažila rozjet pokročilejší výrobu na 14/10 nm pro pokročilejší CPU/MCU/SoC. Ta továrna může i nemusí zůstat v provozu, pouze vývoj těchto technologií v ST končí. A ST má samozřejmě plno dalších továren po celém světě.
Jinak, nevíš, jak to při těch 160nm zvládá obsluhovat třeba 300V ? Jsem myslel, že napětí na procesorech se zmenšuje právě kvůli nižšímu průraznímu napětí (na menším procesu).
Od toho je právě technologie BCD. Všechny výkonové nebo vysokonapěťové části jsou realizovány v DMOS a jsou oddělené od nízkonapěťových CMOS nebo bipolárních bloků. U high-voltage BCD na 160 nm se navíc používá izolační substrát (SOI).
Já jsem z firmy odcházel někdy v období produkčního nasazení BCD6. My jsme v té době BCD8 nepoužívali (i když možná už byla k dispozici), takže novější technologie moc neznám. Princip ale bude pořád stejný. Nějaké detaily jsou shrnuté třeba tady.
Ten aktualni turris je jednak nedostupny a jednak docela zere, protoze v tom jede FPGA na analyzu sitovyho provozu.Lattice LCMXO1200C (podle tohoto pdf) není FPGA ale CPLD (vím, ono se to v dnešní době duopolu dost stírá, ale dá se říct, že CPLD jsou nonvolatilní a FPGA jsou založeny na SRAM). Nonvolatilní CPLD teda znamená, že konfigurační paměť je založená na flash a tak její odběr bude zhruba stejný jako odběr BIOS čipu na PC (vlastně možná menší, protože BIOS bude mít klidně větší kapacitu - víc tranzistorů). Co se týče tranzistorů v logice, tak ta Lattice je hodně malá spotřeba bude zanedbatelná (a použití ASICu by výrazně zdražilo projekt). Navíc z toho pdf vyplývá, že se to CPLD používá jako glue logika pro resety periférií a druhořadé věci okolo. Podobný řešení bude mít spousta starších mobilů třeba. OT: Hehe prej to používá DDR3, schválně zda bude turris náchylnej na rowhammer
Tiskni
Sdílej:
ISSN 1214-1267, (c) 1999-2007 Stickfish s.r.o.