BeagleBoard-X15 (diskuse)

[-nd-]

V odkazovanem článku je 239 $

[Ladislav Hagara]

Dík, opraveno.

[marmax]

Trochu moc peněz (6,5k), za takovou destičku, ne?

[Tomáš Bžatek]

Presne, ta cena to proste zabiji.

[backinabag]

Celkem se mi libi tohle, je t takovy hodne osekany Arduino, ale kdyz si to postavis sam, stoji to pry jenom 5$ (120 Kc).

[dustin]

Nebo si můžeš koupit hotové arduino i s poštovným za podstatně méně

[petrfm]

To ma ale trosicku jiny procesor.... D

[dustin]

Samozřejmě pokud využije výkon toho armu, pak je to velice dobrá cena, i když jde o várku min. 5 kusů.

[little.owl]

Tahle rada je half baked nevhodna pro amaterske/domaci pouziti. I s primym supportem (Indie/Texas) je to nekoncici sekvence problemu. S TI to jde v poslednich letech z kopce. Zlate RPi ci Cubieboard.

[pc2005]

Jaké problémy máš na mysli? BTW jsem myslel, že v TI ukončili SoCy úplně (minimálně něco bylo s OMAP).

[šulín]

Skončili s mobilníma (protože konkurence), tohle je spíš embedded/industrial nebo tak něco.

[vlk]

Mozes povedat ake problemy mas na mysli?

Ja mam zato, ze tato doska je ukazkou kam by mali dosky ako su RPi smerovat. Aj dnes sa tazko hlada doska s USB3.0, SATA, GBit ethernet, 2GB RAM, a hlavne procesorom lepsim ako CortexA9. Navyse zatial vsetky SoC od Ti zverejnene maju kompletne dokumentacia, co v poslednej dobe zacina byt skor opacny trend kde sa k dokumentaciam dostanu len velke firmy po podpisani NDA.

[Conscript89]

Taky by me to zajimalo, az na to PowerVR to vypada dost dobre. I kdyz je pravda, ze za tu cenu se uz da pomalu koupit nejaky low-end server s ECC :)

[R]

Myslis ukazkou ceny? Za 150 eur kupis pouzity 1U server s dvoma 3GHz dual-core Xeonmi, 8GB RAM a 10K SAS diskami.

Kedze je tam PowerVR, tak je to len dalsi nepouzitelny kram...

[petrfm]

Jenom to ne... kdyby se RPi vydalo timhle smerem, mohou to zabalit. Myslim, ze desky, jako je tahle uz tady desitky let mame. Nepotrebujeme je.

[petrfm]

Abych byl pochopen - kde je ukryta ta vyhoda toho armu oproti treba miniITX s intelem, kdyz ten arm stoji 3x tolik?! Tady uz se proste neda zohlednit ani ta nizsi spotreba, protoze vzhledem k moralni zivotnosti se ten rozdil v cene nikdy nesmazne.

Za mne je tahle deska naprosty nesmysl, kterych se posledni dobou generuje hodne, protoze kazdy se chce prizivit. Ale tento aspon vybocuje z rady, at uz parametricky, nebo cenou. Nejvice tristni je, kdyz nekdo vyrabi 4 druhy ovoce a pritom to ma stejne parametry, jenom pozmeneny layout PCB, pripadne barevnejsi a vykonnejsi LEDky. To je taky trend posledni doby.

[Pavel Píša]

Pokud to bude pro řízení, tak i když se podaří sehnat desku s x86, která bude mít v pořádku BIOS/nebude používat SMI (system management interrupt) pro řízení ventilátoru nebo bit-bang I2C, tak je to stále holé CPU. Přidání zajímavých periferií je možné v podstatě jen přes PCIe. Přitom PCIe je pro řízení ve zpětné vazbě nevhodné. Latence pokud je potřeba přečíst jeden I/O bit, modifikovat ho a zapsat může být jen v HW sběrnic přes 1 usec. Pokud se jedná o připojení periferie s velkým tokem, síť, video, disk. Tak je podstatná propustnost, kde x86 vítězí, na tu zatím ani na straně CPU nemají ARM64. Asi pro telekomunikace FreeScale T4240 s 24 x PowerPC nebo LS2080A s 8 x Cortex-A57 a určité specifické aplikace dokáže x86 převálcovat. Ale pro běžné servery bude zatím x86 bude nejlepší volba.

Ale pro řízení bez specializovaných inteligentních karet s jinými CPU nebo FPGA je x86 nevhodná. AM572x má většinu zajímavých periferií přímo na sobě. Pro rychlé smyčky nad možnosti Linuxu nebo jiného RTOS má Cortex M4, rychlý procesor pro řídicí smyčky PRU, DSP 6k řady, na obrázky asi pro určit algoritmy možná i výkonnější než samotné x86 jádro, pak grafický procesor a video dekodér/enkodér. To vše může běžet paralelně. Přitom řídící periferie jsou dostupné bez latencí - hromada PWM, IRC, časovačů, propojení na zvuk nebo rychlé sběrnice I2S pro připojení periferií. Každý pin má okolo 6 funkcí, takže lze pouzdro využít. Ono se zdá třeba 256 a více koulí jako nepředstavitelných, ale ve velkých aplikacích často u méně flexibilních čipů najednou zjistíte, že nemůžete použít dohromady ETHERNET, výstup na LCD a tři vstupy IRCů.

Na domácí servřík nebo něco k televizi je to při dané ceně nesmysl, ale je obrovské množství aplikací, které pokrýt něčím jiným znamená hromadu čipů navíc. Na druhou stranu, až Intel nabídne x86 s naintegrovaným FPGA na jednom čipu (proto koupil Alteru) tak může nakonec být jednodušší než se učit stále nové periferie přenáše svůj návrh periferií ve VHDL/Verilogu. Ale na druhou stranu FPGA bude co do spotřeby hroší než HW moduly, kdy se těm, co se nepoužijí, vypne napájení. Přitom ještě x86 si táhne hrozné věci kvůli kompatibilitě (jako klasický PIC, timer a další 82xx obvody), takže je nejspíš budou muset kvůli kompatibilitě s OS nést dál. Zredukovaná x86 jen na AMD64 instrukční sadu a start rovnou v 64-bit režimu bez podpory segmentů by to pročistil, ale Intel se k tomu stále neodvážil a asi i většině z vás/nás by se to v mnoha případech nelíbilo, protože by to, co používáme nechodilo. Samotný Linux by ale problémy neměl.

[dustin]

Nějak se mi nepodařilo najít porovnání latence PCIe a té AMBA/AXI. Máš k tomu prosím nějaké bližší info?

[pc2005]

AXI je většinou paralelní interface (myslím, že jsou definovaný jenom kanály, ale nic než 32/64 jsem neviděl). U AXI (aspoň podle Xilinxu) je samostatná sběrnice pro adresu, data, pro každý směr + handshaky. Většinou se propojuje přes nějakej interconnect (střed topologie hvězda). Pokud se to udělá dobře a je volno, tak prakticky 1 clock - 1 slovo. PCIe je sériová, kde se posílaj data + adresa + handshaky + tuším nějaký CRC (minimálně bude mít kódování něco jako 8/10).

[Pavel Píša]

Přitom odpověď na read packet je asynchronně odesílaná jako další samostatný paket. Celá zpráv je na x86 několikrát přebalovaná, sériové DMI, chipset, pak se teprve balí na PCIe, a i samotná zpráva na PCIe je balena do třech vrstev, fyzická vrstva s hlavičkou na synchronizaci a kódováním 8 na 10 nebo 128 na 130 s řídicími symboly. Pak vrstva linková s LCRC, pak vlastní data, která mohou být chráněná ještě dalším CRC. Více Wikipedie nebo nástin z přednášky našeho předmětu okolo slide na straně 54.

https://cw.fel.cvut.cz/wiki/_media/courses/a0b36apo/lectures/05/a0b36apo_prednaska05_io_01.pdf

Technologie je to krásná, ale je to spíš síť, která není moc plánovaná na to, že CPU nepřerušitelně čeká přímo na odpověď, hypertherading ho snad využije alespoň pro jiné vlákno. Pokud CPU jen připraví deskriptory a odstartuje zpracování na kartě, a ta si z hlavní paměti data dotahuje a ideálně při vetší zátěži negeneruje ani IRQ (NAPI - New network polled API), tak je to z hlediska propustnosti ideální. I když i tak zase budou latence a brzdění karty latencí PCIe. Ale pokud tahá data po velkých blocích, tak je to OK.

Naopak takový CoreNet z T4240 slibuje 1.6 Tbps propustnost při propojování periferií. To je (s odpočtem overheadu) 1000x více než PCIe 1x. Přitom je možné pro clustery CPU a i periferií nakonfigurovat koherentní přístup k datům => při předávání bufferů mezi CPU a periferiemi není potřeba používat speciální instrukce pro synchronizaci/invalidaci cache. To na většině jiných ARM čipů potřeba je, na x86 ne ale tato agregovaná propustnost je opravdu děsivá a paralelně musí probíhat desítky a možná stovky přenosů. PCIe linky jsou po celou dobu i třeba dlouhého přenosu pro všechny další blokované - sice je to point to point, ale třeba přes DMI jde nakonec vše co jde směrem k periferiím. AXI jsem moc nestudoval, ale stejně jako AMBA a další je to v podstatě popis nějakého interface v HDL pro iniciátory a příjemce přístupů a mezitím je propojovací matice.

I jen takový jednoduchý Cortex-M4 LPC od NXP používá matici s dostatečným počtem propojů, že při správném rozdělení bufferů do bloků paměti může naráz CPU číst instrukci z Flash, data ze SRAM, USB přenášet za další oblasti SRAM a třeba ETHERNET z třetí a vzájemně se neblokují. Nastavení pinů je možné přes registry set a clear, CPU nabízí atomické bitové operace atd. Tedy i CPU za pár stovek nejvýkonnější PC při jednoduchých operacích čtení, zpracování a nastavení pinů předčí.

[skywaker]

Odroid ma XU4 plne kompatibilnu s predoslimy XU teda minimalne s XU3

bezi na tom Lubuntu, Ubuntu - LTS aj novsia 15.04 verzia

neobsahuje to PowerVR ale navyssi MALI 628 GPU

Exymos od samsungu priamo na chipe s 2GB PoP ram vo vnutry 4x A15 vecsie a 4x A7 mensie jadra teda dokopy ak viem pocitat 8 jadier

volitelny ventilator ktory je v cene balenia spolu s 5V/A adapterom

moznost pouzit klasicku SD kartu pripadne eMMC ktora je cca 5x rychlejsia nez SD karta Class 10

da sa pripojit aj SATA disk cez USB3 - SATA prevodnik kedze tento XU4 ma USB3 porty

jedine nad cim vaham je ten ventilatorik ci moc nehuci a ci by som zvladol skompilovat driver pre MALI 628 sice na mojom Banane Pro skompilovat Mali nie je problem ale toto je kus insi hardver a aj ked je postup podpobny stiahnut binarny blob s MALI stranok a potom uz takmer rovnako neviem ci sa to podari a bez GPU by som si oproti banana nepolepsil.

zato vraj by sa to malo dat kedze na XU4 bezi bez problemov prave ubuntu s UNITY7 - takze vykon to ma

aky je vas nazor na XU4??? urcite to zzabije tento beagle cenou 83eur.

http://www.rlx.sk/sk/arm-samsung/4503-odroid-xu4-hardkernel-exynos5422mali-t628-mp62gbyte-lpddr3emmc50-hs400-flash.html

[vlk]

Ok, ukaz mi z toho cpu datasheet? procesory Ti maju vsetko na svojich strankach, od tamtungu nemas sancu ak niesi velka firma...

[Conscript89]

Zabije ho treba i tim jednim ethernetem?

[andree]

Samsung, Exynos and AOSP Explained: A Story of Betrayal ... vyzera to tak ze exynosu, napriek jeho technickym kvalitam, je pre vyvojarov lepsie sa vyhnut...