Administrace komentářů

Pořádná integrace na sběrnici?

Jasně, mohlo by se to třeba strkat do DIMM slotů SPD EEPROMka by BIOSu řekla, že se jedná o Flash DIMM, jakou má kapacitu atd. Stačilo by vyrábět flashky s RAM-like DDR rozhraním. Trochu problém vidím v tom, že kapacita SSDček je dneska běžně větší, než adresní prostor obsloužitelný řadičem RAM (nebo i větší, než šířka adresní části FSB, nebo jak se tomu u dnešních CPU jader říká).

Jinak sběrnice PCI (a potažmo i PCI-e) standardně nabízí možnost mapovat IOMEM okna = procesor k takto namapovanému adresnímu bloku přistupuje stejnými instrukcemi, jako k RAMce. Zdá se, že teoretické maximum pro základní adresu i velikost okna u dnes běžných 32b BARů je 4 GB, ale našel jsem zmínku i o možnosti definovat 64b BARy.

http://en.wikipedia.org/wiki/PCI_configuration_space

Ostatně "Dual Address Cycle" adresace (64b) byla definována už na PCI 32b. Čili pokud jde o sběrnici PCI, tak by se asi dnešní SSD dalo "namapovat nastojato do adresního prostoru CPU" - v 64b režimu. Čímž se opět dostáváme k reálné šířce adresy ve FSB (nebo jak se to jmenuje u dnešních CPU jader). A taky do toho asi má co mluvit PCI host bridge, který zařizuje mapování mezi adresami sběrnice PCI a adresami hostitelského CPU.

Jasně, sběrnice PCI by byla citelně pomalejší, než přímé rozhraní do paměťového řadiče (zejména u rozdrobených přístupů - PCI má slušnou propustnost zejména v dávkovém režimu).

Prakticky mi nakonec dává smysl nejspíš nějaký co možná nejjednodušší multiplex (stránkování) skrz nějaké menší PCI MMIO okno. Tak funguje tradičně spousta SSDček z kategorie MTD (třeba DiskOnChip takhle fungoval na ISA).