Administrace komentářů

Společnost AMD u svých procesorů Epyc řady 7002 škáluje výkon/cenu mj. počtem jader, dosahovaných taktů(base/boost), maxima TDP, průchodností(suma IF), efektivním memory bandwith. To je kromě jiného důsledkem počtu použitých chipletů (počtu použitých CCX/jader v nich), z čehož vyplývá i celková velikost L3 cache. Maximem je využití osmi chipletů(2 CCX/chiplet ) s celkem šestnácti CCX(4 core/CCX) tj. 64core a 256MB L3 cache.

16-core EPYCy řady 7002 jsou dostupné v několika variantách (neuvažuji teď modely s P na konci, určené pro single SP3 socket).

Například model 7282 disponuje 16-core a 64MB L3 cache (při pravděpodobně platících pravidlech, že L3 cache se z CCX vždy použije celá a v CCX musí být aspoň jedno aktivní jádro) to znamená použití 4 CCX. O tomto modelu se hovoří jako o quad-channel oriented (i když centrální die umí fyzicky obsloužit octa-channel, průchodnost asi prakticky odpovída quad-channel).

Vyšší model 7302 disponuje 16-core a 128MB L3 cache (--"--) což znamená využití 8 CCX(po dvou aktivních core/CCX).

Dle uniklých informací z firmware MB ASUSu se údajně očekává uvedení dalšího modelu. Model 7F52 při 16-core má disponovat 256MB L3 cache (--"--) což znamená využití 16 CCX (v osmi chipletech). Tento procesor bude mít tedy v každém CCX aktivní pouze jediné jádro. Měl by disponovat značně vysokým TDP 240W (na 16-core) což naznačuje vyšší takty (údajně 3,5GHz base, boost neznámý).

Díky pouze jedinému aktivnímu jádru v CCX bude veškerá komunikace s okolím asi probíhat přes IF, každé jádro bude mít svých 16MB L3 cache, ale paralelní(2-4) vlákna nad společnými daty v tomto případě nebudou profitovat z možnosti umístění ve společné L3 cache (jako při situaci s více aktivními core v jednom CCX) a každé jádro bude mít muset svou kopii dat ve své L3 cache. Pokud jsem to tedy pochopil správně. Cena tohoto 16-core bude asi značná (pravděpodobně přesáhne levnější Epyc 24c, můj odhad je tak 1300US$+),aspoń podle toho jak vysoce má být naceněn ekvivalentní model s 32c/256MBL3(který ani nedosahuje výrazně vyšších taktů). Díky pravděpodobně vyšším boost taktům (čistě má spekulace 4GHz+?) by mohlo jít o zajímavou alternativu k Tr 3xx0 (bez jeho omezení na 256GB RAM). Otázkou je dostupnost nabídky MB podporujících vyšší TDP, zvlášť pro 2S osazení (o PCIe 4.0 nemluvě).

Otázka do pléna zní, pro jaký typ úloh očekáváte výkonostní profit u takto koncipovaného CPU tj. (1c/1CCX/16MB L3) a u jakých naopak dopad na výkon?

Profit (proti modelům s více core/CCX a menší L3 cache) bych očekával u IO operací, u masivnějšího paralelismu (úspěšnější udržení datového contextu v cache), paralelizovaných úloh nad separovanými (na cache hladovějšími daty .. lepší cache-hit-ratio), úlohy citlivé na memory bandwith. U úloh/vláken probíhajících na společnými daty v RAM to možná bude kontrapoduktivní.