Administrace komentářů

Na takove zaklady je mozna lepsi si koupit mensi FPGA, treba Cyclone IV nebo snad i nejake Lattice ICE40 (to ma i rozumny open toolchain).

S C-IV/C-V budes bojovat s Quartusem, ktery je podle me to nejlepsi z proprietarnich toolu (vsechny jsou hruza, ale oproti Vivadu a Liberu je Quartus spicka), navic Quartus je i pres svoji nakynutost docela rozumne pochopitelny, gor kdyz se venujes zakladum (tj pin planner, assignment editor, HDL editor, JTAG programmer, mozna signaltap). Synteza i malych designu trva, cim vetsi FPGA, tim dyl, i kdyz je skoro prazdne. Navic bez webtalku nebo licence quartus nejak omezuje parallelismus, coz je k prdu.

S C-V 5C...6 dostanes obri FPGA (vleze se do toho treba ao486 vc. vsech periferii), tj. vsechno se kompiluje dlouho, tj. pruda. Pokud zacnes zkoumat ten ARM-FPGA interface, tak se asi navic zaboris do QSysu nebo jak se to dneska jmenuje, to generuje interne ruzne HDL bloby co se pak kompilujou. Neni to spatne, ale pridava to dalsi level komplexity.

S ICE40 se tomu vyhnes, mas ruzne examply kde staci dat 'make' a ono to vyplivne bitstream co do te desky vetsinou jde nasypat skrz nejaky jiny make target. Na druhou stranu to asi porad neumi analyzovat casovani (mozna?), takze se ti muze stat, ze velmi rychle paralelni signaly muzou mit problemy. (na to ma quartus timequest, ktery analyzuje cely design a aplikuje timing constrainty).

Co je treba tak hezky mezi je trenz max1000, male non-volatile FPGA, ma to par LEDek, da se to hezky rozsirit, kompilovat bitstream quartusem trva minuty.

Nakonec, ono zalezi na tom, co se vlastne chces naucit. Na blikani LEDkama ti staci male FPGA. Ubalit si k tomu display jde snadno, nebo se snad da i koupit. Na high speed signaly (jako PCIe, USB2 a vys...) stejne potrebujes custom desku nebo nejaky HS expansion.