Administrace komentářů

Jedná se mi o nativní šířku slova procesoru, to je ALU a hlavní datové cesty. Pokud není ALU a instrukční soubor vybavený operacemi pro práci s plnou délkou ukazatele (v případě 64kB adresního 16 bit sčítání, odčítání a alespoň posuny) tak céčkový kód s ukazateli bude po přeložení zbytečně kynout. Ošetřuje se to pak beričkami typu CODE void *, DATA void * atd. Ale to je špatně, architektura vyžaduje psát v něčem, co vlastně nění C, nebo alepoň ne přenositelné C. Vrcholem hrůzy je pak 8051, která má 8 bit ALU, základní adresování 8 bit v DATA, prášky vyhnané 16-bit přes DPTR a oddělěné adresní prostory IDATA, CODE, XDATA => obecný ukazatel 16-bit nestačí, používají se tedy 3-byte, na přičtení konstanty k adrese je potřeba až 6 instrukcí a pro každý přístup přes obecný void * ukazatel je nutné volat podprogram z knihovny. Alternativně lze volit různé omezené modely kompilace, které vždy určitou podmnožinu adres vylučují z použití. Ještě ja potřeba započítat nepoužitelnost zásobníku pro budování přirozených céčkových rámců s lokálními proměnnými atd. A vím o čem mluvím, vzhledem k nedostupnosti a cenám jiných řešení jsme byli nuceni okolo roku 1990 tuto architekturu zvolit a mnoho rozsáhlých aplikací v ASM stále ještě dobíhá ve výrobě.

Co se týče 8-bit AVR, tak tam je to o trochu lepší. Díky více ukazatelům a širšímu SP, lze v pořádku splnit C standardní rekurzivní volání a proto také existuje port GCC. Přesto je to procesor s 8-bit základní aritmetikou. Trochu to zahraňují na novějších jádrech instrukce MOVW, ADIW, SBIW, MOVW, ale posuny a další chybí. Ovšem volání podporogramu přes EIND je hnus. Stejně tak nesouvislá adresace LPM, LD znamená trvalé hlídání const/no const ukazatalů a složitý kód nebo všechna const data přenést do RAM nebo jiné datové oblasti. ELPM a RAMPX, RAMPY, RAMPZ a RAMPD pak postupně rostoucí beznadějnost vývojářů jádra CPU jen dokládá.

TI u MSP430 zvolilo lepší strategii, omezení součtu všech adresních oblastí do 64kB. Když pak bylo rozhodnuto o zvětšení rozsahu adres, natáhli všechny registry na 20-bitů a adresy se v tomto režmu ukládají do dvou slov (2x16, to je 32 bitů). Je to sice plýtvání, ale v budoucnu mohou bez větší změny instrukční sady roztáhnout adresaci až na 32 bitů. Nevýhodou je chybějící nebo komplikovaněji dostupné dělění a násobení.

Renesas H8H, H8S je také na pomezí 16/32 bit, ale adresaci a registry má 32-bitové. Sada je trochu roztahaná a neRISCová, ale použitelnost je dobrá. RX je ještě o něco lepší. Hezký a zajímavý RISC je SH, 32 nebo i 64-bity architektura, 16-bit krátké RISCové instrukce, dobře volené kódování instrukcí. Trochu podivnost s int násobením. Většinou se dnes řeší přes FP instrukce.

ARM je dobře RISCový, Thumb-1 celkem omezená prasárna, Thumb-2 (Cortex-M3) je již kompletní, kódováním některých instrukcí se rozlézá ale funkcionalita dobrá a flexibilní druhý oparand dává velké možnosti jak v adresování tak v snížení počtu instrukcí v aritmetice.

MIPS je celkem OK, trochu málo adresních režimů a porovnávání pro skoky. Podobné, i když trochu lepší, je to s PowerPC.

ColdFire je zriscovatělý CISC, hezká/čitelná instrukční sada, ale na vykonávání přece jenom složitější. Málo registrů (8+8) a ve dvou mírně se použitelností lišících skupinách.

AVR32 asi OK, nepoužíval jsem a příliš neznám.

Celkově je solidnějších architektur dnes dostatek a ceny se tak moc neliší. Tak proč nepoužívat takové, kde beličky nejsou potřeba.