Administrace komentářů

Ještě k tomu přímému připojení na paměťový řadič (do DIMM slotů): pokud jsou technologie RAM a Flash natolik rozdílné, případně vyžadují jiné časování, možná by byla řešením nějaká "sjednocující mezivrstva", která se pružně přizpůsobí obojímu (třeba umí obsloužit každý DIMM s jinými latencemi) - možná by na to stačila technologie FB-DIMM, která vyšla z módy po jedné generaci čipsetů... Údajně umí vyřizovat transakce i *paralelně*, protože je bufferuje...

Moc bych mezivrstvám nevěřil. Na přistupu do paměti se bavíme o rychlostech v řádo 20GB/s tedy 160Gb/s už jen ztráty na tom, že musím instruovat hodiny, aby jinak pracovaly může mít dost časových ztrát.

Taky mě napadlo vyvést pro Flash extra sběrnici z north bridge, nebo pro ni udělat bridge na QPI/HyperTransport... ale zásadní společný problém je počet pinů navíc v pouzdrech čipsetu a/nebo procesoru. To je problém i při rozšiřování adresního prostoru obsloužitelného FSB. Není to tak docela čistě marketingová záležitost.

Ano počet pinu roste, ale jak vidět třeba intelu nedělalo žádný problém přidat piny a vyrábí jeden chip s dvou kanálovým řadičem o 1155 pinech i 4 kanálovým řadičem o 2011 pinech. Takž ano, asi by to prodražilo procesor socket a desku (možná by potřebovala více vrstev), ale myslím že nic zásadního. Mnohem více by se muselo zapracovat na faktické paralelizaci přístupu viz rychlosti rychlost pro malé bloky je pomalá.

K tomu 2U DELLu - Xeony 5500 umí obsloužit 144 GB RAM v 9 DIMM slotech na každou CPU patici, při použití 16GB DIMMů... To je divočina...

Právě, řadič asi není problém, když by byly DIMMy s 128 GB paměti, tak by ho jistě do procesorů vyrobili.

A máte pravdu, že spousta technologických konvencí jede často "postaru setrvačností" Osobně si nejsem jistý, že by průchodnost a latence Flash pamětí byla bůhvíjaká výhra (ve srovnání s DRAM). Ale fakt je, že koukat na ně skrz SATA kanál tu latenci asi ještě trochu degraduje Nemluvě o nevýhodách "multiplexního přístupu" (Flash není přímo součástí adresního prostoru CPU).

Potěšilo mne, že problém s organizací SSD disků zajímá více lidí. Ale zatím moc výsledků není.

Ještě mě napadá, jestli při spouštění executable binárů není potřeba nějaká relokace adres, ale to by se možná dalo ošetřit architekturou OS (přesným schématem mapování user-space adresního prostoru jednotlivým procesům), možná by byla potřeba nějaká spolupráce na úrovni instrukční sady CPU

No relokace asi je vždy, ale to zabezpečuje MMU. Prostě reálná pamět je jedna lineární posloupnost buněk s jednou adresací. A paměť tak, jak ji vidí program nebo virtualizovaný systém je přes MMU a jsou to jiné adresy. Potěšilo mne, že problém s organizací SSD disků