Jaderné noviny – 11. 7. 2013: Další redukce tiku v jádře (diskuse)

[Tom K]

Cache line neni linka cache, ale radek v cache.

[Heron]

"Zatímco většina procesorů (za správných okolností) dokáže běžet bez tiku hodin"

Může mi někdo problematiky znalejší objasnit, jak tohle funguje? Měl jsem za to, že když se u procesoru vypne takt, tak už nic vykonávat nemůže, protože jsou všechny jeho pochody hnány právě taktovací frekvencí (synchronně). Nebo ten "tick" je něco jiného a procesor umí vykonávat (asi jen speciální instrukce v nějaké své vnitřní jednotce) i bez toho?

[nosense.cz]

Tento "tik" vůbec nesouvisí s procesorem. Jedná se o pravidelné přerušení (interrupt), které se využívá k přepnutí kontextu do jádra. Jádro se tak může rozhodnout uspat jeden proces a spustit jiný. Zajišťuje se tak multitasking a další jaderné věci.

[Heron]

Už to možná chápu. V článku se sice píše o CPU (hw), ale ve skutečnosti se myslí patrně běh jádra (sw) na daném cpu. Potom by to dávalo smysl. CPU (hw) by běžel na své frekvenci, ale jádro (sw; na něm) by bylo beztikové. A řeší se jak docílit toho, aby i jádro na posledním cpu mohlo být bez tiků. Jasně. Hmm. Jestli je to takto, tak je ten text teda dobrý hlavolam.

[logik]

No mě to teda přišlo jasný...

[Václav HFechs Švirga]

Hehe, díky za rozepsání. Takto to vypadá logicky.

[pc2005]

Jo takhle to chápu taky.

[Václav HFechs Švirga]

Taky by mě to zajímalo.

[trekker.dk]

Nevím, jak u x86, ale u menších procesorů jdou vypnout hodiny s tím, že se automaticky zapnou, když přijde signál od nějaké periférie (tj. přerušení)

[pc2005]

Instrukce HLT. Ale nevím jak dlouho trvá náběh (píšou tam o snížení napětí a vypnutí všěch hodin interně, kromě sběrnice a přerušení), takže minimálně to napětí bude chvíli trvat. Ty tiky kernelu se ale počítaj v řádu milisekund (nedynamický tik je třeba 1000HZ).

Tohle by možná mohlo být, když se třeba čeká na FIFO z UARTu.

[Mintaka]

Nebylo by dobré, mít pro takové případy přímo v procesorech něco jako modul programovatelných hradel? OS by si v této oblasti mohl podle potřeby sestavit specializovaný obvod, který by takové core věci elegantně obhospodařil.

[pc2005]

Hmm automat, co bude udržovat ten čítač nečinných procesorů a rovnou bude moct poskytnout odpověď (třeba při 1000+ jader)? To by šlo, ale hradlové pole v procesoru se mě jeví na tohle jako dost velký overkill (btw tady by to asi nebylo potřeba, ale sekvenční logika v hradlových polí nedává ani zdaleka 1GHz).

Možná by stálo za to integrovat nějaký velmi hloupý procesor, který by dělal takovýho školníka (třeba Cortex-M by ani neměl tak velkou spotřebu). Výhoda by byla ta, že by nezabíral tolik místa, byl rychlejší a pořád by byl docela dobře univerzální.

[Mintaka]

Když by tam byla přijatelná režie na komunikaci mezi hlavním procesorem a jeho "školníkem", proč ne.

[pc2005]

To může být klidně se sdílenou main RAM (nebo okně do ní).

[ebik]

No pak si ale nedovedu představit v čem by byla výkonostní výhoda oproti zde popsanému řešení, které je složité právě proto aby se sdílená ram používala co nejméně.

[pc2005]

Tam byl problém v tom, že všechny procesory mohou tu sdílenou paměť číst i zapisovat. Servisní procesor by jen četl lokální čítače a tvořil by readonly (pro normální procesory) report. Jinak jsem ho navrhl proto, že by mohl ve zbývajícím čase dělat další věci (třeba inteligentně budit spící procesory, viděl jsem i mechanismus spekulativního provádění instrukcí pomocí hloupého jádra).

[ebik]

Hmm, pokud by mohl posílat normálním procesorům interupty, aby ty normální nemusely ten "read-only report" pollovat, pak si dovedu představit, že by to mohlo chodit rychle.

[PetrHL]

Pro články jako jsou Jaderné noviny mi v hodnocení, kromě Špatné a Dobré, chybí ještě položka Skvělé. Díky!