HW novinky: co nabídne SATA 3.1 (diskuse)

[pc2005]

Intel chce prosadit PCI Express ×2

Nechápu na co vymejšlet nový slot (aspoň to bylo na cdr ). Úplně stačí ten x4 slot s prázdnejma lane. Lepší by bylo ty další lane v x4 slotu třeba sdílet. Zbytek je už jen problém "softwaru" v hardwaru, aby uměl rozprostírat data jen na x2. Imho by neměl snad ani být problém s x3, ale tak detailně jsem specifikaci nečetl. Mám dojem, že jsem ji neměl číst vůbec (neměla by být veřejná) .

Specifikace SATA 3.1 přináší univerzální rozhraní USM a vypínání optických mechanik

Blésmrt, další konektor. Moc jsem ale ze zápisku nepochopil jakej to má účel. Jako že budou mít notebookový disky další konektor, na který se připojí redukce? Jsem myslel, že ty disky maj teďka normální SATA port... Spíš by bylo dobré nyní, když je všechno na sériovém principu, sjednotit SATA a SAS.

[Michal Ludvig]

Spíš by bylo dobré nyní, když je všechno na sériovém principu, sjednotit SATA a SAS.

Pokud vim SATA disky je mozne pripojit k SAS radicum. Jen ne vzdy to podporuje driver, ale to je problem SW, ne HW.

[JoHnY2]

Souhlas, mam pocit, ze je to povinna cast SAS standard.

[sjp]

Používáme to, k řadiči SAS je možno bez jakýchkoliv úprav připojit i disky SATA. SAS i SATA disky je dokonce možno kombinovat v rámci jednoho řadiče a dosáhnout tak optimálního vyvážení ceny a výkonu podle požadovaného zadání.

K řadiči SATA není možno připojit disk SAS, disk SAS má konektor upravený zámkem tak, že jej není možno připojit ke konektoru SATA (opačnému připojení ovšem zámek nebrání).

[pc2005]

Zajímavý to jsem nevěděl, myslel jsem, že jelikož tam je ten zámek, tak to nepůjde ani v kombinaci, ve který ten zámek nevadí. Nicméně tou kompatibilitou jsem myslel něco ve smyslu, že se označení SAS a SATA sloučí do nového jediného standardu.

[frr]

Ohledně PCI-e x2:

Konektorově je to jistě bez problému, stačí použít konektor x4 nebo delší. Jasně, x2 by mohl být o pár centů levnější a zabírat míň místa. x4 je zase univerzálnější (stejně jako hypotetický "proříznutý x2").

Pokud se týče handshakingu, tak se domnívám že i většina dnešních zařízení (hostitelský PCI-e port a k němu připojená periferie) je schopna handshaku na šířku x2. Pro ověření by mělo stačit, vzít např. nějakou kartu x4 nebo x8 (grafiku raději ne) a přelepit izolepou všechny PCI-e lanes od třetí výš. Takže by efektivně zbylo PCI-e x2. A pak se mrknout do lspci -vv, kolik lanes se dohodlo.

Asi nejzásadnější háček vidím v podpoře ze strany čipsetů. Ono totiž pokud to čipset explicitně nepodporuje, tak x2 lze zařídit buď umělým zúžením některého širšího portu (což je škoda, protože zbytek linek přijde vniveč) nebo přídavným bridgem/switchem, což výrobci motherboardu nutně leze do peněz.

Jinak řečeno, pokud je smyslem seskupit dostupný počet PCI-e lanes do většího počtu "užších" slotů (tj. např. 4x PCI-e x2 namísto 2x PCI-e x4) a dosáhnout tak maximum možného v daném pinoutu, tak to především musí podporovat čipset, konkrétně dotyčný upstream PCI-e bridge/switch. Nejde prostě vzít port x4 a rozvést linky do dvou slotů: navenek některé signály jsou pro každý slot exkluzivní (tuším třeba hotplug detect) a především upstream bridge musí být interně nakonfigurován, aby viděl dva nezávislé PCI-e sloty (porty) namísto jednoho širokého. Pro rozpletení do více portů jsou tedy reálně potřeba nějaké pomocné signály navíc (běžně jako alternativní funkce některých pinů daného čipsetu) a také odpovídající kus logiky uvnitř čipsetu. Tahle variabilita počtů a šířek PCI-e portů na čipsetech (a nově i procesorech) Intel existuje dávno, postupně s každou novou generací košatí, dosud se ale odehrávala především v relacích PCI-e x16/x8(/x4) (north bridge, CPU) a x4/x1 (south bridge). Podporované kombinace jsou taxativně vyjmenovány v datasheetu a varianta x2 mezi nimi dosud chyběla.

Nevím jak AMD a jiní. Mám pocit, že jsem zahlédl podporu PCI-e x2 u nějakého dodavatele externích PCI-e bridgů/switchů (PLX?) nebo snad u nějakého moderního low-power/embedded SoCu/MCU. Každopádně pokud o tom teď Intel vydává tiskové prohlášení, vnímám to opět jako snahu vrtěti psem. Intel by si měl především zamést před vlastním prahem (=zavést reálnou podporu v čipsetech), což se patrně chystá učinit - ale proč z toho neudělat pozitivní PR zprávičku pro počítačové novináře, žeano, a zároveň trochu zakalit vodu zmínkou o "standardizaci především"...

[Bedňa]

A toto je všetko na zberniciach, ktoré pracújú reálne slabo nad 200MHz, takže ako všetky marketing ťahy, pracujúce na tom vytiahnuť z ľudí prachy. Už ste sa niekedy reálne pozreli aká je priepustnosť bežnej dosky? Sú machri že je to niečo cez 200MHz, kto v elektronike niečo vyvíjal, vie že je to super výkon, páč tie frekvecie sa z ľahkosťou nesú na celé kilometre a odtieniť ich v stotinách milimetra je grandiózny úspech. Ale nejak to nesedí s GHz a PA marketingom.

[pc2005]

Btw to je divný, jednou PCIe lane 2.0 se dá poslat 4Gbps, pokud se tam pošle řetězec 1010101 (není kódování typu 8/10?), tak bude frekvence tak 2GHz + harmonický.

[pc2005]

Jj je to problém chipsetu. Ať nechaj výběr slotu výrobci desky. Jinak podle mě by neměl být problém i s x3, x7 apod.

[JoHnY2]

Zajimalo by me jak nVidia pocita ten 3x vetsi vykon. Obecne totiz plati, ze grafarny se zrychlej maximalne 2x za 12 mesicu a v posledni dobe se tenhle efekt spis zpomaloval.

Jen aby to nebylo 3x rychlejsi nez uplne prvni Fermi cili GF480, ktera je stara vic jak rok v zime 2012 ji budou skoro dva. Tu 3x predehnat pomoci miniaturizovany dual 580 s oznacenim 690 ... sranda, pokud TSCM nezmrsi vyrobu jako posledne.

[HudsonStan]

nVidia nehovoří o 3x vyšším výkonu, ale o 3x úspornějším designu!

[kip]

V prvním odstavci o SATA 3.1 přebývá "r" v "rozrhraní", v druhém pro změnu chybí "o" ve "schpnostech", a ve třetím chybí "p" v "proracují".

V prvním odstavci o Keplerovi by asi mělo být "a" nahrazeno "y" v "prokázala před pár lety některé studie", a na konci "propojit superrychlými sběrnice" chybí "mi".

[sachy]

"prokázala před pár lety některé studie"

Blbost, studie prokázalY

[kip]

Vždyť to tam píšu.

[Luboš Doležel (Doli)]

Díky, opraveno. I když to samozřejmě kontroluju, tak odchytím vždy jen část chyb. Zbytek bohužel přehlédnu.

[HudsonStan]

PCIE 2x = zbytečnost. Bohatě si vystačíme s 1x,4x,16x případně ty kratší s otevřeným koncem. Jistě všichni známe sloty 16x zapojené jen na 4 nebo 8 linek. Proč by to nešlo u 4x slotu?

Kepler nemusí být ani 3x rychlejší a ani stejně rychlý s třetinovou spotřebou. To autora článku nenapadlo, že to bude pravděpodobně někde mezi? Tj. např. 2x rychlejší s o něco nižší spotřebou?

[Bedňa]

Chybička, 28nm proces