Oficiální český státní eshop s elektronickými dálničními známkami nově najdete na edalnice.gov.cz. Doména gov.cz jasně potvrzuje, že jste na oficiálním státním webu [𝕏].
Byla vydána nová verze 4.8.0 interaktivního shellu fish (friendly interactive shell, Wikipedie). Přehled novinek v poznámkách k vydání.
Byl aktualizován seznam 500 nejvýkonnějších superpočítačů na světě TOP500. Nejvýkonnějším superpočítačem se nově stal čínský LineShine v Národním superpočítačovém centru v Šen-čenu (NSCS) s výkonem 2,198 exaFLOPS. Z prvního místa sesadil americký superpočítač El Capitan s výkonem 1,809 exaFLOPS. Nejvýkonnější český počítač C24 klesl na 215 místo. Karolina, GPU partition klesla na 249. místo a Karolina, CPU partition na 475. místo.
… více »Zemřel průkopník videoherní hudby Bobby Prince (Wikipedie). Složil hudbu pro hry Wolfenstein 3D, Doom, Doom II, Duke Nukem II a Duke Nukem 3D.
Počítačová hra Operace Flashpoint (Arma: Cold War Assault) od společnosti Bohemia Interactive slaví 25 let. Při této příležitosti bylo publikováno bezplatné hratelné Arma: Cold War Assault Remastered Demo a na GitHubu byly zveřejněny zdrojové kódy.
Na trh v České republice přichází HP EliteBoard G1a. Jde o plnohodnotný AI počítač integrovaný přímo do těla klávesnice, tedy zařízení, které na první pohled vypadá jako minimalistická klávesnice, ale ve skutečnosti nahrazuje klasickou počítačovou jednotku.
V lednu bylo oznámeno, že desktopové prostředí Xfce bude mít vlastní kompozitor pro Wayland s názvem xfwl4. O víkendu byla vydána první preview verze.
Minulý týden byl oficiálně vydán Android 17. Detaily na blogu a stránkách věnovaných vývojářům.
Dnes jde do prodeje zařízení Steam Machine. Steam Machine 512 GB za 1 039 EUR a Steam Machine 2 TB za 1 359 EUR. Do čtvrtka 25. června do 19:00 se lze zapsat na seznamy. Ty budou jednorázově náhodně slosovány, čímž bude určeno pořadí rezervací a čekacích listin.
Vývojáři OpenMW (Wikipedie) oznámili vydání verze 0.51.0 této svobodné implementace enginu pro hru The Elder Scrolls III: Morrowind. Přehled novinek v oznámení o vydání a také na YouTube a PeerTube.
začína to konečne vyzerať, že sa s tým dá niečo robiť... nenapíšete čitateľom nabudúce ukážkový 64bitový procesor? :)))
A teraz Vážne! Chcel som sa spýtať, či je existujú postupy na optimalizáciu hotových návrhov? Možno niekdo potrebuje usporiť a radšej by použil viacero lacnejších odvodov, ako pár drahšich.
.
V tomto serialu se pohybujeme v oblasti navrhu pro hradlova pole FPGA. To znamena, ze cely nas design nahrajeme obvykle do jednoho programovatelneho FPGA.
Jinak optimalizace provadi syntezator, ktery se snazi o co nejlepsi prevod naseho VHDL kodu do vnitrni struktury FPGA.
LIBRARY ieee;
USE ieee.std_logic_1164.ALL;
USE ieee.std_logic_arith.ALL;
ENTITY registers IS
GENERIC (
data_w : natural := 8;
addr_w : natural := 2;
num_regs : natural := 4
);
PORT (
res : IN std_logic;
clk : IN std_logic;
wr_en : IN std_logic;
addr : IN std_logic_vector(addr_w-1 DOWNTO 0);
data_in : IN std_logic_vector(data_w-1 DOWNTO 0);
data_out : OUT std_logic_vector(data_w-1 DOWNTO 0)
);
END registers;
ARCHITECTURE rtl OF registers IS
SUBTYPE reg_t IS std_logic_vector(data_w-1 DOWNTO 0);
TYPE reg_arr_t IS ARRAY (num_regs-1 DOWNTO 0) OF reg_t;
SIGNAL rg_ar_reg : reg_arr_t;
SIGNAL rg_ar_cmb : reg_arr_t;
SIGNAL rg_wr_cmb : std_logic_vector(num_regs-1 DOWNTO 0);
SIGNAL rg_sel_cmb : std_logic_vector(num_regs-1 DOWNTO 0);
BEGIN
gen_reg_array:
FOR i IN 0 TO num_regs-1 GENERATE
----
-- Registers Array
----
rg_ar_reg_proc:
PROCESS (res, clk)
BEGIN
IF (res = '1') THEN
rg_ar_reg(i) <= (OTHERS => '0');
ELSIF (clk'EVENT AND clk ='1') THEN
rg_ar_reg(i) <= rg_ar_cmb(i);
END IF;
END PROCESS rg_ar_reg_proc;
----
-- Register selection
----
sel_reg_cmb_proc:
PROCESS (addr, wr_en)
VARIABLE sel_v : std_logic_vector(num_regs-1 DOWNTO 0);
BEGIN
sel_v := (OTHERS => '0');
sel_v(conv_integer(unsigned(addr))) := '1';
rg_sel_cmb <= sel_v;
END PROCESS sel_reg_cmb_proc;
----
-- Registers array next
----
rg_ar_cmb_proc:
PROCESS (data_in, rg_ar_reg, rg_sel_cmb, wr_en)
BEGIN
IF (rg_wr_cmb(i)= '1' AND wr_en='1') THEN
rg_ar_cmb(i) <= data_in;
ELSE
rg_ar_cmb(i) <= rg_ar_reg(i);
END IF;
END PROCESS rg_ar_cmb_proc;
END GENERATE gen_reg_array;
----
-- Data output selection
----
data_sel_cmb_proc:
PROCESS (rg_ar_reg, addr)
VARIABLE addr_v : natural;
BEGIN
addr_v := conv_integer(unsigned(addr));
data_out <= rg_ar_reg(addr_v);
END PROCESS;
END rtl;
I tady je co vylepsovat. Napriklad registrovat vystup. Vasi poznamku o hokeji v casovani jsem nejak nepochopil. Co pipeline???
Jinak v tom Vasem kodu je chyba a nejde zkompilovat ("ADDR"!="A").
A tomu kody co je v clanku velmy dobre rozumim... Ale tomu kodu od profika uz nechapu. Aspom mam co studovat. Uvital bych vic takovych ukazek od profiku aby se clovek mel na cem ucit. Nejlepe aby kod byl komentovani...
Tiskni
Sdílej: