Dotaz: Epyc 7002 ... CCX/core/L3cache (dopady na výkon)?

[PetebLazar]

Společnost AMD u svých procesorů Epyc řady 7002 škáluje výkon/cenu mj. počtem jader, dosahovaných taktů(base/boost), maxima TDP, průchodností(suma IF), efektivním memory bandwith. To je kromě jiného důsledkem počtu použitých chipletů (počtu použitých CCX/jader v nich), z čehož vyplývá i celková velikost L3 cache. Maximem je využití osmi chipletů(2 CCX/chiplet ) s celkem šestnácti CCX(4 core/CCX) tj. 64core a 256MB L3 cache.

16-core EPYCy řady 7002 jsou dostupné v několika variantách (neuvažuji teď modely s P na konci, určené pro single SP3 socket).

Například model 7282 disponuje 16-core a 64MB L3 cache (při pravděpodobně platících pravidlech, že L3 cache se z CCX vždy použije celá a v CCX musí být aspoň jedno aktivní jádro) to znamená použití 4 CCX. O tomto modelu se hovoří jako o quad-channel oriented (i když centrální die umí fyzicky obsloužit octa-channel, průchodnost asi prakticky odpovída quad-channel).

Vyšší model 7302 disponuje 16-core a 128MB L3 cache (--"--) což znamená využití 8 CCX(po dvou aktivních core/CCX).

Dle uniklých informací z firmware MB ASUSu se údajně očekává uvedení dalšího modelu. Model 7F52 při 16-core má disponovat 256MB L3 cache (--"--) což znamená využití 16 CCX (v osmi chipletech). Tento procesor bude mít tedy v každém CCX aktivní pouze jediné jádro. Měl by disponovat značně vysokým TDP 240W (na 16-core) což naznačuje vyšší takty (údajně 3,5GHz base, boost neznámý).

Díky pouze jedinému aktivnímu jádru v CCX bude veškerá komunikace s okolím asi probíhat přes IF, každé jádro bude mít svých 16MB L3 cache, ale paralelní(2-4) vlákna nad společnými daty v tomto případě nebudou profitovat z možnosti umístění ve společné L3 cache (jako při situaci s více aktivními core v jednom CCX) a každé jádro bude mít muset svou kopii dat ve své L3 cache. Pokud jsem to tedy pochopil správně. Cena tohoto 16-core bude asi značná (pravděpodobně přesáhne levnější Epyc 24c, můj odhad je tak 1300US$+),aspoń podle toho jak vysoce má být naceněn ekvivalentní model s 32c/256MBL3(který ani nedosahuje výrazně vyšších taktů). Díky pravděpodobně vyšším boost taktům (čistě má spekulace 4GHz+?) by mohlo jít o zajímavou alternativu k Tr 3xx0 (bez jeho omezení na 256GB RAM). Otázkou je dostupnost nabídky MB podporujících vyšší TDP, zvlášť pro 2S osazení (o PCIe 4.0 nemluvě).

Otázka do pléna zní, pro jaký typ úloh očekáváte výkonostní profit u takto koncipovaného CPU tj. (1c/1CCX/16MB L3) a u jakých naopak dopad na výkon?

Profit (proti modelům s více core/CCX a menší L3 cache) bych očekával u IO operací, u masivnějšího paralelismu (úspěšnější udržení datového contextu v cache), paralelizovaných úloh nad separovanými (na cache hladovějšími daty .. lepší cache-hit-ratio), úlohy citlivé na memory bandwith. U úloh/vláken probíhajících na společnými daty v RAM to možná bude kontrapoduktivní.

Odpovědi

[debian+]

Otázka do pléna zní, pro jaký typ úloh očekáváte výkonostní profit u takto koncipovaného CPU tj. (1c/1CCX/16MB L3) a u jakých naopak dopad na výkon?

Pozri si benchmarky. V nich sa pise, za aky podmienok a aky testy prebiehali. A nasledne si zisti, co su zac tie testy.

Ine je preklad jadra, ine vypis prvocisiel a vypis vsetky delete 17. Kazde ma ine naroky a paraletizmus.

[PetebLazar]

Procesory Epyc s (1core/1CCX/16MBL3) zatím ještě na trhu nejsou, takže benchmarků nět. Srovnávat a vyvozovat dopad například z rozdílu výsledků dostupných modelů s (2,3,4 core/CCX) lze těžko, jelikož se tyto liší značně i frekvencemi a bez srovnání výsledků benchmarků na sjednocených taktech nemůžeme spolehlivě vyvozovat vliv jejich architektonických rozdílů (core/CCX/L3).

[PetebLazar]

Příloha:

• core_ccx_simulace.png (211580 bytů)

Asi by to šlo nasimulovat na nejvyšších modelech s (SW/HW) disablováním ostatních jader, velmi omezeně asi i pouhou afinitou vláken benchmarku ke core.

Na svém 1950X mohu leda tak nasimulovat quad core s (1c/CCX), (2c/CCX) a (4c/CCX). Třeba to něco napoví, zkusim prvně ten největší rozdíl quad-core(4c/CCX) a quad-core(1c/CCX).

[PetebLazar]

Jako první benchmark jsem zvolil pts/compress-7zip z Phoronix-test-suite.

1950X@stock
16c 4c_ccx 66276
4c 1c_ccx 25594
4c 4c_ccx 21441

1950X@3400Mhz
16c 4c_ccx 66166
4c 1c_ccx 25559
4c 4c_ccx 21456

Druhá sada měření na zafixovaných taktech ukázala, že obavy z vlivu boost taktů jsou u masivní vícevláknové zátěže zbytečné, výsledky jsou na zafixovaných 3400MHz prakticky shodné.

Rozdíl mezi variantou s jedním aktivním core v ccx (1c_ccx tj. 8MB L3/core) a čtyřmi aktivními core v CCX (4c_ccx tj. 2MB L3/core) jsou vcelku značné. Zda jde rozdíl výkonu cca 16% na vrub větší L3 cache či paralelnímu přístupu z více CCX (průměrně kratší latence?) je otázkou.

V dalších testech se již omezím na varianty 1c_ccx a 4c_ccx. Uvidíme zda se rozdíl výkonu udrží i v renderingu (osobně bych, za předpokladu dostatečnosti menší L3 cache tipoval spíš opak).

[PetebLazar]

V benchmarku C-ray z Phoronix Test Suite stále zvítězila varianta 1c/ccx byť s podstatně menším náskokem 6%.

C-ray
4c 1c_ccx 162,5 sec
4c 4c_ccx 173,4 sec

[PetebLazar]

Zástupce benchmarku compilace z Phoronix Test Suite (php-build) nás vrací zpět na cca 15% ve prospěch 1c_ccx.

php-build
4c 1c_ccx 76,5 sec
4c 4c_ccx 90,4 sec

Pozn. Zapoměl jsem zmínit, že konfigurace simulovaného quad-core je vždy 4c/8t (je aktivní SMT), viz screenshoty lstopo výše.

[PetebLazar]

PTS benchmark Unigine/Sanctuary (z pohledu GPU, zvlášť při nízkém rozlišení 800x600 na Geforce 1080Ti velice nenáročný 3D benchmark), jde prakticky o CPU benchmark a při pouze cca 1,25x core zátěže s docela překvapivým náskokem 11% zvítězil 1c_ccx.

unigine/santuary 800x600 (1080Ti)
4c 1c_ccx 456 fps
4c 4c_ccx 403 fps

[PetebLazar]

Příloha:

• geekbench_1cccx_4cccx.png (181556 bytů)

V Geekbench 5.1 jsou souhrnné výsledky v single core testu prakticky shodné, v multi core benchmarku je celkový rozdíl cca 11%.

Při detailním pohledu se dají najít výsledky s vyšší (AES-XTS 21%) či nižším výkonostním ziskem (HTML5) a dokonce je tu konečně test kde vítězí 4c/ccx (N-body physics o 11%). Detaily viz příloha.

Tipnul bych si, že jde o test, který se odehrává na společnými daty s velkou proměnlivostí a tudíž zde asi hraje roli profit rychlého přístupu na výpočtu se podílejících vláken do společné L3. N-Body Physics benchmark sedí asi více Intel CPU s jejich monolitickou architekturou (všemi jádry v socketu sdílenou L3), což asi naznačují i výsledky v DB Geekbench.

[PetebLazar]

PTS OpenSSL 1.1.1

OpenSSL 1.1.1
4c 1c_ccx 857 sign/sec
4c 4c_ccx 791 sign/sec

+8% výkonu na straně 1c/ccx

I když bude řada úloh, které budou separací core v CCX asi výkonostně trpět, další ze separace nejspíš budou profitovat. Otázkou je míra případného profitu/propadu, aby při pravděpodobně vyšší ceně CPU nebyl poměr cena/výkon výrazně horší proti sousedním SKU v nabídce. Na druhou stranu pokud se potvrdí výše taktů a boost takty budou zcela jinde než ostatní SKU, pak vlastně nebude co srovnávat. Výhled na jiný EPYC s boostem dejme tomu ke 4GHz tu není (řeč je o potenciálním 7F52).

Podle dočasně nalezených výsledků na Geekbench DB lze očekávat i model 7F72 (24c, base 3,2GHz, velikost cache neznámá). Těmito SKUs může AMD částečně zaplnit svou WS díru na trhu (>PCIe slotů, >>256GB RAM, >1S, >TDP, >>3,35GHz boost).

[PetebLazar]

Single socket SP3 MB (s podporou 240W TDP) asi nebude problém, byť tyto MB typicky nedisponují přídavným PCIe6pin pro posílení napájení PCIe16x slotů. V server segmentu se asi předpokládá, že všechnu "12V" energii dostane en.náročná karta externě (u desktop GK bych za to ruku do ohně nedal). https://www.gigabyte.com/cz/Server-Motherboard/MZ32-AR0-rev-10#ov

Bohužel zajímavý MB od Asrocku má deklarovanou podporu pouze TDP 225W (také jeho napájecí kaskáda vypadá proti té GB nahoře slabší). https://www.asrockrack.com/general/productdetail.asp?Model=ROMED8-2T#Specifications

Tyan si na 240W TDP troufá i v ATX formátu, dokonce včetně Intel X550-BT2. https://www.tyan.com/Motherboards_S8030_S8030GM2NE

Supermicro nám zatím v E-ATX segmentu (PCIe4.0) pro Epyc 7002 moc nepředvedlo, asi mají jiné priority (zbavit se zásob PCIe3.0 MB?).

Architektura Zen3 má údajně sjednotit L3 cache v chipletu (s 8c?), což asi AMD umožní uvést jemnější škálu SKUs (než 8c,12c,16c,24c,32c,48c,64c). S 8c/CCX se společnou cache (32MB?) může v budoucnu stáhnout výhodu Intelu v předmětných testech (na druhou stranu Zen3 snad byl vyvíjen nezávisle na Zen2 takže kdo ví).