Obrovská poptávka po plynových turbínách zapříčinila, že datová centra začala používat v generátorech dodávajících energii pro provoz AI staré dobré proudové letecké motory, konvertované na plyn. Jejich výhodou je, že jsou menší, lehčí a lépe udržovatelné než jejich průmyslové protějšky. Proto jsou ideální pro dočasné nebo mobilní použití.
Typst byl vydán ve verzi 0.14. Jedná se o rozšiřitelný značkovací jazyk a překladač pro vytváření dokumentů včetně odborných textů s matematickými vzorci, diagramy či bibliografií.
Specialisté společnosti ESET zaznamenali útočnou kampaň, která cílí na uživatele a uživatelky v Česku a na Slovensku. Útočníci po telefonu zmanipulují oběť ke stažení falešné aplikace údajně od České národní banky (ČNB) nebo Národní banky Slovenska (NBS), přiložení platební karty k telefonu a zadání PINu. Malware poté v reálném čase přenese data z karty útočníkovi, který je bezkontaktně zneužije u bankomatu nebo na platebním terminálu.
V Ubuntu 25.10 byl balíček základních nástrojů gnu-coreutils nahrazen balíčkem rust-coreutils se základními nástroji přepsanými do Rustu. Ukázalo se, že nový "date" znefunkčnil automatickou aktualizaci. Pro obnovu je nutno balíček rust-coreutils manuálně aktualizovat.
VST 3 je nově pod licencí MIT. S verzí 3.8.0 proběhlo přelicencování zdrojových kódů z licencí "Proprietary Steinberg VST3 License" a "General Public License (GPL) Version 3". VST (Virtual Studio Technology, Wikipedie) je softwarové rozhraní pro komunikaci mezi hostitelským programem a zásuvnými moduly (pluginy), kde tyto moduly slouží ke generování a úpravě digitálního audio signálu.
Open source 3D herní a simulační engine Open 3D Engine (O3DE) byl vydán v nové verzi 25.10. Podrobný přehled novinek v poznámkách k vydání.
V Londýně probíhá dvoudenní Ubuntu Summit 25.10. Na programu je řada zajímavých přednášek. Zhlédnout je lze také na YouTube (23. 10. a 24. 10.).
Gemini CLI umožňuje používání AI Gemini přímo v terminálu. Vydána byla verze 0.10.0.
Konference OpenAlt 2025 proběhne již příští víkend 1. a 2. listopadu v Brně. Nabídne přibližně 80 přednášek a workshopů rozdělených do 7 tematických tracků. Program se může ještě mírně měnit až do samotné konference, a to s ohledem na opožděné úpravy abstraktů i případné podzimní virózy. Díky partnerům je vstup na konferenci zdarma. Registrace není nutná. Vyplnění formuláře však pomůže s lepším plánováním dalších ročníků konference.
Samsung představil headset Galaxy XR se 4K Micro-OLED displeji, procesorem Snapdragon XR2+ Gen 2, 16 GB RAM, 256 GB úložištěm, operačním systémem Android XR a Gemini AI.
Projekt a výukové materiály budou prezentované 3. listopadu na DevConf CZ MINI. Nově vydaná verze rozšiřuje experimentálně podporu i o 64-bit RISC-V ISA a úspěšně prochází RV32IM a RV64IM oficiálními testy, které jsou nyní přidané k již existujícím unit a integračním testům do GitHub automatizace. Stránky projektu najdete na GitHubu. Materiály k výuce architektur počítačů na ČVUT najdete na comparch.edu.cvut.cz včetně online verze (zatím starší 0.9.3) simulátoru spustitelné v prohlížeči.
K dispozici je zde i odkaz na článek a prezentaci z Embedded World Conference 2022. Rozhovor o účasti autorů na výstavě a konferenci Embedded World 2022 byl publikovaný na stránkách studijního programu Otevřená Informatika na ČVUT FEL.
Novou verzi simulátoru a jeho využití ve výuce bude prezentovat Jakub Dupák na DevConf CZ MINI ve čtvrtek 3. listopadu od 17:30 v posluchárně D1 brněnské Masarykovy univerzity. Přednášky by měly být dostupné online i zpětně na streamu.
Tiskni
Sdílej:
Díky za odkaz. Jako koprocesor nebo malý procesor se může taková implementace hodit.
V rámci předmětu Pokročilé architektury počítačů (nahrávky na YouTube) si každý ze zapsaných studentů vlastní MIPS nebo RISC-V procesor navrhuje. Většinou je to především pro pochopení a bez ambicí na další pokračování. Takže různých variant procesorů ve Verilogu máme velké množství.
Někteří studenti ale najdou zalíbení jít trochu dále. RVAPO ve VHDL je jeden takový pokus, kdy student převzal styl, ve kterém jsem začal před lety pro výuku ve VHDL navrhovat MIPS. Byl jsem inspirovaný využitím struktur ve VHDL z TUMBL z Delft University of Technology. Výsledkem je návrh, který odpovídá jmény signálů simulátoru, funkční bloky jsou propojené minimem signálů, takže přechod mezi buildem pro single cycle a pipelined verzí vyžaduje v interstage vždy jen jeden registr na jeden tlustý signál.
Výsledek se prvnímu studentovi podařilo rozchodit na Altera/Intel Cyclone FPGA a nyní další zkouší port na Xilinx, kde se lze do paměti RVAPO dívat z ARMu, kde běží Linux. Viz námi navržené výukové kity nad moduly MicroZed.
Rád si s lidmi na zítřejším DevConf nebo někdy příště o různých našich hrátkách popovídám. Přehled mnou budované znalostní báze pro studenty a zájemce na Open Technologies Research Education and Exchange Services.