RISC-V ve výuce, na FPGA i na čipech, FOSDEM, ESA a další (diskuse)

AbcLinuxu:/ Blogy / logic / RISC-V ve výuce, na FPGA i na čipech, FOSDEM a další / RISC-V ve výuce, na FPGA i na čipech, FOSDEM, ESA a další (diskuse)

Štítky: není přiřazen žádný štítek

Nástroje: Začni sledovat (1) ?

Vložit další komentář

30.1.2023 09:54 trekker.dk | skóre: 72
Rozbalit Rozbalit vše Re: RISC-V ve výuce, na FPGA i na čipech, FOSDEM a další

Odpovědět | Sbalit | Link | Blokovat | Admin

pro 64-bitový režim zatím nemáme dořešené, jak v grafické verzi zobrazovat hodnoty na signálech a v registrech.

Lidi obvykle kritizovali 64 bitové architektury za to, že kvůli dlouhým pointerům programy spotřebovávají víc paměti. Ale o případu, kdy to někomu spotřebovává moc místa na monitoru, slyším prvně :-)

Jedná se o jedno z možných řešení stížností určité skupiny studentů, kdy někteří členové rady programu zhodnotili, že studneti na přednášky nechodí a pak jsou před zkouškami přetížení. Pokud nepůjde odkládat sledování přednášek a bude je nutné navštívit během semestru, je šance, že budou studenti lépe připravení na cvičení.

Kvůli lemplům to od****ou všichni. Klasika.

V lednu tohoto roku se mi podařilo dokončit připojení ČVUT k RISC-V International v režimu komunitního člena. Tento režim členství je nabízený akademickým a neziskovým organizacím a je zadarmo. V porovnání s prestižními zahraničními univerzitami je to s velkým zpožděním ... přesvědčit vedení trvalo.

Ono z toho členství vyplývají nějaké povinnosti nebo nevýhody, že bylo potřeba někoho přesvědčovat? Jeden by řekl, že pro ČVUT by tohle mělo být bez rozmýšlení.

Quando omni flunkus moritati

30.1.2023 11:25 Pavel Píša | skóre: 19 | blog: logic
Rozbalit Rozbalit vše Re: RISC-V ve výuce, na FPGA i na čipech, FOSDEM a další

Ono z toho členství vyplývají nějaké povinnosti nebo nevýhody, že bylo potřeba někoho přesvědčovat? Jeden by řekl, že pro ČVUT by tohle mělo být bez rozmýšlení.

Podmínky jsem celkem pečlivě četl, vlastní přístupová smlouva RISC-V International Association Membership Agreement má pouze tři strany textu. Odkazuje se na zakladatelskou listinu Articles of RISC-V International Association. Ta má v originální kombinované anglicko německé (podepsaná na rejstříkovém soudu Zürich) verzi 14 stránek a akademiky by mohlo těšit, že podepsanými zakladateli RISC-V International jsou přímo prof. David Patterson a Krste Asanović (tedy žádný korporát ale osobnosti). V jsem sám nenašel nic o tom, že by omezoval cokoliv, co se bude projednávat, navrhovat, patentovat mimo půdu, setkání, konference, skupiny RISCV.org. Jen jsou tam přísně stanovené podmínky pro to, co se poskytne k projednání, začlenění v rámci RISCV.org, pak jak se volí vedení, jak jsou definovaná hlasovací práva, platby (celkem vysoké) pro firmy, pro jednotlivce a akademické a neziskové organizace, které budou zastupované jen jedním voleným hlasujícím za individuální členy a jedním za neziskové, je pak přístup zdarma.

Když jsem výhody členství vysvětloval profesorům s vlivem na FEL, tak o to moc zájem neměli a nikdo se neangažoval. Když jsem to osobně navrhoval při jiné příležitosti na konci léta panu prorektorovi pro vědu a tvůrčí činnost, tak sice nebyl proti a i to na nějaké schůzce řekl, ale šlo to okamžitě ze stolu jako nepodložené součástmi. Když jsem sepsal zdůvodnění a supliky na FEL oficiální cestou a investoval do přesvědčení pana proděkana, tak to u nás prošlo celkem rychle. Na FIT se pan děkan Marcel Jiřina také s chutí na základě vysvětlení kolegů, kteří tam architektury vyučují, aktivně zapojil. Ale na rektorátu opět vedení, které má přímo zahraniční vztahy a propagaci školy v popisu práce nakonec vždy po mnoha urgencích, telefonátech vysvětlovalo, že teď je to zadarmo, ale pak se bude platit (smlouvy jsou na dobu neurčitou a upgradovat je bez podpisu na placenou je nelze), výmluvy, že to do práce daného člověka nepatří, protože on jen platí schválená placená členství atd. Nikdo se nebyl ochoten podepsat jako komunikující kontakt, ani jako kontakt pro marketing, technický atd, takže nakonec mi dovolil se pod vše za ČVUT podepsat sám, ale obecně to správné není. Pan rektor pak smlouvu podepsal, ale ani mi to nedali vědět stejně jako když předtím kontrakt odeslali zpět na katedru jako nepodložený. Vlastní práci s podpisovým systémem Linux Foundation, která tuto operaci pro RISCV.org zajišťuje jako službu a kde jsem kontrakt připravil, jsem nakonec opět řešil zcela sám....

Takže zdá se, že mnoho lidí mluví a řeší žebříčky The Times Higher Education, QS World University Rankings a jestli jsme nejlepší IT univerzita v ČR, ale spolupráce a představení se těm lidem, kteří opravdu vývoj IT a použitelnost procesorů pro machine-learning akcelerátory a vše další zajímá jen málokoho. Harware udělají přece jiní a my pak navrhneme buď čisté teoretické algoritmy nebo použijeme knihovny od Google a dalších a budeme v soutěžích vynikat. To, že je v systému cache, je potřeba udržet koherenci, alokoval správně aplikace na jádra, využít rychlé komunikační mechanizmy atd. není důležité. Viz třeba nedoporučení našeho simulátoru na prezentaci na poradě o výběru výsledků pro prezentací univerzity pro ministerstvo "Váš projekt se týká HW procesoru, a nedokážu si představit, že bude pro ostatní členy porady přínosný." Přitom již minimálně šest světových univerzit s naším SW učí a ČVUT GitHubu je QtRvSim druhý a QtMips třetí posle hvězdiček a ten první se již ani v žádné forků dva roky nevyvíjí. Nakonec byl ale náš projekt nominovaný mezi dvěma nejlepšími za FIT...

Jsem přesvědčený, že věci jsou jinak, třeba Apple vyžaduje na vývojovou a výzkumnou pozici odborníka na AI (machine learning) znalost architektury RISC-V. Codasip je jasné, že při svém požadavku na odborníka na AI má podobné požadavky. Dřívější k HW a naší výuce odmítavá reakce anonyma v diskuzi na ABClinuxu je s následujícími reakcemi a celosvětovým zájem o naší hračku pro studenty až komická. No a když si pustíte John Hennessy and David Patterson 2017 ACM A.M. Turing Award Lecture s podtitulem A New Golden Age for Computer Architecture – RISC-V a sledujete předpovídaný vznik Domain Specific Architecture systému postavených na RISC-V, tak je jasné, kdo a co svět posouvá technologicky dále... Apple, Amazon, Tesla, Alibaba, tedy všichni původně čistě cloudoví a softwaroví dneska řeší návrh procesorů a akcelerátorů, které je posunou dále.

30.1.2023 13:17 Max | skóre: 73 | blog: Max_Devaine
Rozbalit Rozbalit vše Re: RISC-V ve výuce, na FPGA i na čipech, FOSDEM a další

Ten boj s větrnými mlýny školství, to mi na náladě moc nepřidává... :-/
Zdar Max

Měl jsem sen ... :(

30.1.2023 14:13 Pavel Píša | skóre: 19 | blog: logic
Rozbalit Rozbalit vše Re: RISC-V ve výuce, na FPGA i na čipech, FOSDEM a další

Ale z mého pohledu je nakonec výsledek pozitivní a roky podporu pro nějaké zaplacení studentů, kteří na projektu pracují, získáváme. Studenti se zájmem v každém ročníku jsou a i třeba přes tento projekt se již během studia prezentují ve velkém světě. Pan Dupák se díky setkáním na Embedded World Conference 2022 a možnosti doložit své schopnosti v oblasti vývoje SW a jeho interakcí s procesorem mohl zapojit do vývoje mainline podpory jazyka Rust pro GCC (commity), atd...

A možná si nakonec i po letech univerzita všimne, že se opravdu může projektem, na který se odkazují další školy, prezentovat a že i pro kvalitní programování je znalost limitů, průchodnosti a chování na úrovni hardware nutností.

Zároveň další naše projekty se možná dostanou i do miliónů čipů, v kosmu již létají atd...

Co je pro mě hlavní strašák, že kvůli studentům bez zájmu bude nutné naší výuku omezovat tak, že i ti schopnější, kteří si například i v základním kurzu čistě od nuly v C na HW naprogramují 3D bludiště, zkusí na našem kitu vlastní procesor nebo něco podobného, budou kvůli omezení předávaných znalostí daleko za konkurencí z běžných a lepších univerzit. Laťka je vysoko a když vidím kurzy z Berkely, MIT atd... tak přesto, že si myslím, že postupně máme pomůcky a materiály pro sudnety na shodné a lepší úrovni a i nakoupené nejnovější učebnice (Computer organization and design RISC-V edition the hardware/software interface/David A. Patterson, John L. Hennessy), tak nám tyto světové univerzity nároky utíkají. A jsem přesvědčený, že tamější studenti nemají moc a asi ani chuť úroveň předávaných znalostí omezovat.

Mimochodem, vzhledem k tomu, že si nevypůjčil za minulý rok žádnou z několika verzí postupně nakoupených učebnic ani jeden student, tak jsem v knihovně ČVUT zrušil pro většinu exempelářů alokaci na předmět a může si je vypůjčit každý.

Další dobrá námi nakoupená kniha Digital design and computer architecture / Sarah Harris, David Harris. je také k dispozici i pro veřejnost.

Vím pak o více studenech se zájmem, kteří si tyto knihy koupili z vlastních peněz. jen je tu ta část, která buď zatím neví proč se něco dovědět a nebo možná bere studium jen jako odložení pracovních závazků a snaží se přiblížit studium celoročním prázdninám.

30.1.2023 14:59 Max | skóre: 73 | blog: Max_Devaine
Rozbalit Rozbalit vše Re: RISC-V ve výuce, na FPGA i na čipech, FOSDEM a další

Otázkou také je, zda to není tak moc specifický obor, že se pro něj moc lidí nenadchne. ČR je docela malá, pak sice studenti z SK a pár asi ještě odjinud, ale i tak. Ale neznám ty poměry, jen vařím z vody.
Zdar Max

Měl jsem sen ... :(

30.1.2023 15:34 Pavel Píša | skóre: 19 | blog: logic
Rozbalit Rozbalit vše Re: RISC-V ve výuce, na FPGA i na čipech, FOSDEM a další

Tak jsem přesvědčený, že úplné základy, jak se projevuje kombinace algoritmu a cache, základní princip jak pracuje procesor atd. by měli znát všichni, kteří mají IT vzdělání. Možná opravdu na řídicí systémy zaměření teoretici a matematici to nemusí znát, pokud sami nikdy nebudou řešit implementaci. Na MIT je předmět 6.004/6.191 - Computation Structures povinný na začátku všech elekro a počítačových zaměření kromě bioinformatiky. A jsou tam v rámci tohoto předmětu o hodně dále. Na jiných univerzitách je to také povinný základ. Ano odborníků, kteří se plně zapojí do vývoje nových jader a periferií je pak jen zlomek. Ale s těmi, kdo již navrhují kompilátory, akcelerace grafiky, hry, drivery a operační systémy to již nemalá část je a s těmi kdo s těmito vrstvami v nějaké formě interagují je to již většina IT oboru.

30.1.2023 17:11 Radovan
Rozbalit Rozbalit vše Re: RISC-V ve výuce, na FPGA i na čipech, FOSDEM a další

Na Maker Faire jsem potkal tohohle kluka, není od vás?

https://www.youtube.com/watch?v=KzSaFFpBPDM

30.1.2023 17:57 Pavel Píša | skóre: 19 | blog: logic
Rozbalit Rozbalit vše Re: RISC-V ve výuce, na FPGA i na čipech, FOSDEM a další

Není, je Filip Szkandera a tento projekt dělal na střední škole a nyní studuje na brněnském VUT. Sám jsem tam byl přednášet a pomáhat s nahráváním na loňském OpenAltu, ale se studnetem jsem se sešel až když za námi přišel na naší přednášku na RedHat DevConf MINI CZ. Měl by zájem udělat něco dalšího, jako pomůcku a trochu jsem to s ním probíral a komentoval jeho zapojení a další...

Jeho projekt se zalíbil i ředitelce RISCV.org a před časem na něj posílala odkaz na hlavní RISCV.org twitter.

Ono reálný smysl má spíš použít ty projekty v FPGA a propojit to s nějakým hardwarem, robot, auto, display... Třeba by to šlo kombinovat na naší prací na pysimCoderu

https://youtu.be/S0_9TKY8ikA

Na druhou stranu připravit nějakou stavebnici z destiček by také šlo... Ale je to spíš kuriozita ke koukání než k něčemu dalšímu. Ale použil bych na bloky malá FPGA. On aby to měl bez FPGA, tak nakonec využíval EPROM paměti, což je tak na půl cesty. Důsledné by bylo sestavit i tu kombinační logiku z hradel, třeba 74HCxx, ale ono by to opravdu odporně narůstalo... Takže mě připadá rozumné i tu kombinační logiku vytvořit z FPGA, ale všechny signály před a za mezistupňovými registry opravdu tahat přes vývody tak, aby je šlo měřit, případně přidat řádky LED na vizualizaci atd... Kdyby se bloky podařilo složit tak, že by z nich šlo pospojovat jak jednocyklový tak zřetězený procesor, tak by to bylo opravdu zajímavé dílko. Ale v dnešní době pořád především stavění lodičky v láhvi na obdiv... Ono RVAPO ve VHDL se zkoumá lépe, hned má člověk záznam průběhů všech signálů a na tu trochu vyšší abstrakci je pak QtRvSim plně dostačující a "měření" na více signálech do něj jde také přidat, interně je jádro v C++ programované po signálech jako v HDL ....

30.1.2023 19:13 Radovan
Rozbalit Rozbalit vše Re: RISC-V ve výuce, na FPGA i na čipech, FOSDEM a další

Jo z hradel, jsou takoví šílenci :-D

http://sapi.cz/ttl/h2.php

1.2.2023 21:40 PetebLazar | skóre: 35 | blog: l_eonardovo_odhodlani
Rozbalit Rozbalit vše Re: RISC-V ve výuce, na FPGA i na čipech, FOSDEM a další

Statisticky vzato v ČR asi vždy bylo dost lidí co řešili např. cache pro CPU. Vyvozuji tak aspoň podle svého kolegy, který měl toto na starosti za svého působení ve VÚMSu. ;-)

6.2.2023 17:23 Want
Rozbalit Rozbalit vše Re: RISC-V ve výuce, na FPGA i na čipech, FOSDEM a další

Na druhou stranu k údržbě tiskáren a podobně stačí bohatě základní škola.

8.2.2023 11:48 Aleš Kapica | skóre: 52 | blog: kenyho_stesky | Ostrava
Rozbalit Rozbalit vše Re: RISC-V ve výuce, na FPGA i na čipech, FOSDEM a další

Základní škola stačí maximálně k tomu aby se závistiví pakoši naučili anonymně prudit v diskuzích na webech, kde jim to majitelé umožní.

8.2.2023 14:52 _
Rozbalit Rozbalit vše Re: RISC-V ve výuce, na FPGA i na čipech, FOSDEM a další

říká Kapíča se základní školou, chlubící se tím, že nedosáhl vyššího vzdělání

8.2.2023 20:50 Want
Rozbalit Rozbalit vše Re: RISC-V ve výuce, na FPGA i na čipech, FOSDEM a další

Kdybys neměl místo mozku sračku, tak bys věděl, že lžeš a každý kdo není tupý jako ty si to může na tomhle portále ověřit.

8.2.2023 12:27 alkoholik | skóre: 40 | blog: Alkoholik
Rozbalit Rozbalit vše Re: RISC-V ve výuce, na FPGA i na čipech, FOSDEM a další

Uz jsem jel na servisni zasah, protoze si uzivatel mysel, ze umi vymenit tiskovou hlavu s inkoustem.
Nedoslo mu, ze musi sloupnout ochrannou folie z trysek, tak mu z tiskarny vyjizdely jenom bile papiry.

30.1.2023 16:04 trekker.dk | skóre: 72
Rozbalit Rozbalit vše Re: RISC-V ve výuce, na FPGA i na čipech, FOSDEM a další

Napsal bych, že je to neuvěřitelné... jenže je :-/ A přesně nechápu to, o čem píšete - škola má prostředky na to, aby se studenti mohli hrabat v software i v hardware, ale dlouhodobě se na hardware hledí jako na něco podřadného a řeší se (teda pokud se někdo jako vy nesnaží o opak) jenom softwarová stránka. Tedy to, co zvládnou kdekoliv.

Quando omni flunkus moritati

8.2.2023 14:53 Freshmouse
Rozbalit Rozbalit vše Re: RISC-V ve výuce, na FPGA i na čipech, FOSDEM a další

HW nahradíš pomocí SW, opačně těžko.

9.2.2023 18:07 Radovan
Rozbalit Rozbalit vše Re: RISC-V ve výuce, na FPGA i na čipech, FOSDEM a další

To jsem tak někdy před třiceti lety slyšel, že malý počítač s velkým programem dokáže totéž co velký počítač s malým programem. Akorát mu to trvá podstatně déle.

Ale pokud tvrdíš že software nemůžeš nahradit hardwarem, tak proč se vlastně dělají ty herní grafické karty nebo hardwarové kodéry/dekodéry videa?

2.2.2023 16:20 ET
Rozbalit Rozbalit vše Re: RISC-V ve výuce, na FPGA i na čipech, FOSDEM a další

Diky za odkazy na prednasky i za vsechny ty skvele projekty, ktere delate ;) a hlavne se nenechte odradit ignoranci ze strany rekt... Drzim palce

30.1.2023 17:04 Radovan
Rozbalit Rozbalit vše Re: RISC-V ve výuce, na FPGA i na čipech, FOSDEM a další

To mi připomnělo:

Kdysi v Dartmouthu měli dva profesoři skupinu studentů příliš líných na to, aby se naučili FORTRAN... ;-)

30.1.2023 20:43 bubák
Rozbalit Rozbalit vše Re: RISC-V ve výuce, na FPGA i na čipech, FOSDEM a další

Odpovědět | Sbalit | Link | Blokovat | Admin

Při čtení té hromady textu, mne tohle praštilo do očí - studeny (asi mělo být studenty), zájemech (asi mělo být zájmech), studnetům (asi mělo být studentům).

30.1.2023 22:01 Pavel Píša | skóre: 19 | blog: logic
Rozbalit Rozbalit vše Re: RISC-V ve výuce, na FPGA i na čipech, FOSDEM a další

Děkuji za pozorné přečtení, překlepy a "opravy" spellcheckeru jsem narovnal.

31.1.2023 10:34 trekker.dk | skóre: 72
Rozbalit Rozbalit vše Re: RISC-V ve výuce, na FPGA i na čipech, FOSDEM a další

Když už jsme u toho jazykového okénka, tak na GitHubu je "List of Actually Supported Instructions" - pokud je tím myšleno "v současnosti podporovaných", tak bych použil "currently" místo "actually". S actually to podle mě zní jako "vskutku podporovaných"

Quando omni flunkus moritati

1.2.2023 07:59 Pavel Píša | skóre: 19 | blog: logic
Rozbalit Rozbalit vše Re: RISC-V ve výuce, na FPGA i na čipech, FOSDEM a další

Díky za názor, necítím to tak silně, ale souhlasím. Změněno.

3.2.2023 12:33 _
Rozbalit Rozbalit vše Re: RISC-V ve výuce, na FPGA i na čipech, FOSDEM a další

no to není ani názor, actually prostě neznamená to, co české aktuálně

typický false friend

10.2.2023 08:02 PetebLazar | skóre: 35 | blog: l_eonardovo_odhodlani
Rozbalit Rozbalit vše Re: RISC-V ve výuce, na FPGA i na čipech, FOSDEM a další

Filmy Love Actually a případný "Love Currently" by byly asi zcela odlišnými příběhy. ;-)

31.1.2023 10:33 _
Rozbalit Rozbalit vše Re: RISC-V ve výuce, na FPGA i na čipech, FOSDEM a další

Odpovědět | Sbalit | Link | Blokovat | Admin

"V mém cvičení byla v minulém běhu z 18 lidí dobře připravená a schopná samostatně analyzovat a řešit úlohy jediná studentka a nějaké znalosti z přednášek občas vykazoval ještě jeden student. Zbytek čekal, že vše znova odvykládám a vyřeším sám. Občas jsem vyřešil jen dva vzorové příklady a pak čekal na dotazy a řešení od studentů, v anketě to pak bylo někým velmi kritizované."

IMHO tohle je největší problém českého školství. Předpokládá se, že přednášky jsou k ničemu a cvičení je supluje. Problém je často i učitelů, kteří přednáší z povinnosti z roky (často i desítky let) starých slidů a cvičení zase dělají asistenti bez zájmu co rádi jen projdou slidy, protože to zabere minimum času na přípravu. Čest výjimkám. Hodně se mi líbil přístup v zahraničí, kde cvičení byli skutečně cvičení, s úlohami zadanými dopředu. Kdo ty úlohy zvládnul sám, stačilo aby před začátkem cvičení odevzdal řešení a na cvičení už nebylo potřeba chodit. Takže cvičení potom byla hlavně diskuze o problémech, které studenti s látkou z přednášek mají. Kdo na to kašlal a nedělal nic, nedostal zápočet. Jenže tohle vyžaduje aktivní činnost jak od studentů tak od učitelů, kteří musí připravit smysluplné zadání úloh a materiály k nim. Obojí se v českém systému nenosí (zase čest výjimkám).

31.1.2023 14:51 kralyk z abclinuxu | skóre: 29 | blog:
Rozbalit Rozbalit vše Re: RISC-V ve výuce, na FPGA i na čipech, FOSDEM a další

+1. Do "dokonalosti" tohle dotáhl jeden nejmenovaný programátorský předmět na Mgr. studiu na ČVUT, kde přednášky a cvičení byly navzájem naprosto de-synchronizované, na cvičení se řešilo úplně jiné podtéma toho předmětu, než co bylo na přednášce v nějakém dohledném časovém okolí. Vlastně jsem vůbec za celý semestr nepochopil, jakou logikou se to řídí, bylo to téměř jako dva různé předměty.

SPD vůbec není proruská

31.1.2023 19:24 xxxs | skóre: 25 | blog: vetvicky
Rozbalit Rozbalit vše Re: RISC-V ve výuce, na FPGA i na čipech, FOSDEM a další

dostal si tri predmety za cenu jedneho. tie dva a marketing.

1.2.2023 06:37 ddgfhgfdh
Rozbalit Rozbalit vše Re: RISC-V ve výuce, na FPGA i na čipech, FOSDEM a další

Tak tohle na FIT VUT nebyla "dokonalost" ale normal :-D

31.1.2023 22:43 Petr
Rozbalit Rozbalit vše Re: RISC-V ve výuce, na FPGA i na čipech, FOSDEM a další

Odpovědět | Sbalit | Link | Blokovat | Admin

Že by nebyly záznamy přednášek kvůli neschopnosti studentů se učit průběžně, mi přijde celkem bída :-/

Nějaký čas nazpátek jsem postupně sjel všechny vaše přednášky v playlistu jak základního kurzu tak pokročilých architektur, jen tak abych nevyšel ze cviku :-)

, a až bych si chtěl zase někdy nějaké téma zopakovat, s radostí bych zkouknul verzi, kde se to už demonstruje na RISC-V místo MIPSu...

Boj s leností studentů bylo aktuální téma vždycky, ale takhle to vypadá, že proti těm dnešním jsme nakonec byli šprti :-D

31.1.2023 23:22 k
Rozbalit Rozbalit vše Re: RISC-V ve výuce, na FPGA i na čipech, FOSDEM a další

Odpovědět | Sbalit | Link | Blokovat | Admin

Jste úžasní. Proti nám patlalum z korporátů někdo trochu posouvá vedení vpřed.

Klobouček!

Jinak skvělá přednáška na OpenAltu

1.2.2023 00:32 Heretik 《小魔神》
Rozbalit Rozbalit vše Re: RISC-V ve výuce, na FPGA i na čipech, FOSDEM a další

Odpovědět | Sbalit | Link | Blokovat | Admin

Schopnost konstruovat a vyrábět vlastní procesory je absolutním základem digitální suverenity.

Nechápu, že to elity nechápou. Nechápu, proč předstírají, že to nechápou. Je zločinné, když takovou ignoranci projevují akademické elity.

Jestliže dostupnost nějaké technologie závisí na jednom jediném člověku, je to katastrofa. Tramvaj anebo cizí agentka může triviálně ovlivnit osud celého státu...

Před třiceti lety jsme měli v Československu dvě architektury: JSEP a SMEP. Včetně průmyslu schopného ty stroje skutečně vyrábět, celé odvětví.

Pánové, v čem jste dnes lepší? V tom že nakupujete Jabka a Ryzeny, jako já?

1.2.2023 00:50 Heretik 《小魔神》
Rozbalit Rozbalit vše Re: RISC-V ve výuce, na FPGA i na čipech, FOSDEM a další

před *pětatřiceti lety. Kurva, to to letí zase...

1.2.2023 08:32 Petr Tomášek | skóre: 39 | blog: Vejšplechty
Rozbalit Rozbalit vše Re: RISC-V ve výuce, na FPGA i na čipech, FOSDEM a další

JSEP a SMEP

...které byly oproti západu 30 let pozadu :-D

multicult.fm | monokultura je zlo | welcome refugees!

1.2.2023 16:24 Radovan
Rozbalit Rozbalit vše Re: RISC-V ve výuce, na FPGA i na čipech, FOSDEM a další

Pouze deset.

Fakt je, že československý průmysl dokázal v osmdesátých letech vyrábět zastaralé čipy ze semdesátých let, nebo postavit jadernou elektrárnu na klíč. Obojí je funkční dodnes. Dnes už žádný průmysl nemáme, jenom montovny cizích firem skládající dovezené součástky.

1.2.2023 21:47 PetebLazar | skóre: 35 | blog: l_eonardovo_odhodlani
Rozbalit Rozbalit vše Re: RISC-V ve výuce, na FPGA i na čipech, FOSDEM a další

V NDR to zkusili, nevím nakolik toto video odpovídá skutečnosti, každopádně je zajímavé.

2.2.2023 00:58 Pavel Píša | skóre: 19 | blog: logic
Rozbalit Rozbalit vše Re: RISC-V ve výuce, na FPGA i na čipech, FOSDEM a další

Video je zajímavé. Ale závěr z pohledu opravdu dlouhodobého měřítka a plánování je možné považovat za ukvapený.

Současné čipy nejvyšší integrace potřebují stroje pro EUV litografii a vím akorát o jednom výrobci, která je opravdu na špičce (nizozemská ASML) do strojů té nejvyšší dodává klíčové optické prvky jediný výrobce, a to je (v podstatě sále východoněmecký) Carl Zeiss (Jena). Zajímavostí je, že alternativou pro tu trochu nižší třídu je česká Meopta (viz). Jinak kolega mě informoval, že Meopta je na prodej. Asi dosáhla špičkové ceny, kdy se jí vyplatí česko-americký rodinný majetek prodat. Z mého pohledu je škoda, že další z větší části místními vlastněná firma přejde nejspíše pod nějaký nadnárodní korporát...

Jinak čipů U880 (DDR kopie slavné Zilog Z80) jsme po týmu z Vývojových dílen ČSAV nebo možná ze zbylých zásob Laboratorních přístrojů Praha měli hodně. Bylo o v začátku naší práce na vlastních laboratorních přístrojích pro HPLC ještě než jsme v době privatizace Laboratorních přístrojů Praha nějakými podnikali na zbourání a stavbu hotelů a domů projekt za zděděné peníze odkoupili a založili naší firmu, PiKRON... Sám jsem si na U880 testoval, v době vstupu nebo prvního ročníku (rok 1990/1991) studia na ČVUT FEL, jak se chová procesor a nejdříve jsem mu podstrkoval instrukce přes svůj TTL pulser a generátor kombinací logických slov. Kolega si s nimi postavil několik systémů od ladičky kytary až po sytém s disketovou jednotkou. Ale pro přístroje jsme se skřípěním zubů volili 8051 a později 80552, protože potřebovaly mnohem méně okolních čipů... Ale pro složitost a požadavky našich aplikací pro tehdejších C kompilátor a na 8051 nebyla zvládnutelná a výsledek by se nevešel do paměti. Ono obecně kompilátor s lokálními proměnnými a normálních chováním napsat bez řádové ztráty výkonu na tuto architekturu nelze, takže jsem nakonec firmware pro distribuované řízení, uživatelské ovládání na úrovni textových turbovision a řízení motorů, převodníků a dalšího psal v assembleru, zde je archiv. Již když jsem řešení psal, tak jsem věděl, že je to pas z hlediska přenositelnosti a pozdější přepsání na ARM7TDMI a později Cortex-M bylo hodně bolestivé...

Ale již v začátku těch 90. let jsem si udělal radost koupí kitu s 68332 a na ní si pouštěl RTEMS. Později jsme i pěkné věci s 68376 udělali. Ale pro naše HPLC přístroje to v té době byla příliš drahá technologie...

2.2.2023 13:05 Jendа | skóre: 78 | blog: Jenda | JO70FB
Rozbalit Rozbalit vše Re: RISC-V ve výuce, na FPGA i na čipech, FOSDEM a další

Zajímavostí je, že alternativou pro tu trochu nižší třídu je česká Meopta

#VimeCoMame (schválně odkazuju na stránku 3, protože ty nové díly jsou imho o dost horší)

2.2.2023 19:55 Radovan
Rozbalit Rozbalit vše Re: RISC-V ve výuce, na FPGA i na čipech, FOSDEM a další

Spíš se podívej na ten RISC:

http://www.vystava.sav.sk/expozicia-integrovanych-obvodov/prvy-uart-v-rvhp/

Zajímavosti z jeho vývoje najdeš tady:

http://prog-story.technicalmuseum.cz/data/golan/almanach-5C.pdf

2.2.2023 20:50 xxxs | skóre: 25 | blog: vetvicky
Rozbalit Rozbalit vše Re: RISC-V ve výuce, na FPGA i na čipech, FOSDEM a další

ten risc vyzera pekne, ale v tom case uz mal intel procesor s 1M tranzistormi. nasich 25k naznacuje, ze zapad unikol.

2.2.2023 21:42 Radovan
Rozbalit Rozbalit vše Re: RISC-V ve výuce, na FPGA i na čipech, FOSDEM a další

Ono spíš šlo o to, že ten RISC dokázali vyrobit na stejné lince, ze které lezly 8080. To že Intel dělal příšerný blob není nic k obdivu, porovnej si počty tranzistorů a výkony ARM 1 a i386...

2.2.2023 22:00 xxxs | skóre: 25 | blog: vetvicky
Rozbalit Rozbalit vše Re: RISC-V ve výuce, na FPGA i na čipech, FOSDEM a další

tak urcite to hovori o tom, kolko trpaslikov vedel kto narvat na spicku ihly a tam sa uz potom naraza na limity tych rvacich technologii. nehovorim ani o tom, ze postavit fab v socialistickom hospodarstve je takmer nemozne. samozrejme klobuk dole. to, co sa dokazalo urobit v ubohych podmienkach je obdivuhodne, ale stale je to take labakove hranie sa a nie priemyselna produkcia.

15.2.2023 10:06 podlesh
Rozbalit Rozbalit vše Re: RISC-V ve výuce, na FPGA i na čipech, FOSDEM a další

V podstatě bych to formuloval takto: je to umělecké dílo, nikoliv komerční podnikání.

2.2.2023 12:53 plostenka | blog: plstnk
Rozbalit Rozbalit vše Re: RISC-V ve výuce, na FPGA i na čipech, FOSDEM a další

Odpovědět | Sbalit | Link | Blokovat | Admin

Diky i za propujceni techniky pro PHS, zaznam je mnohem lepsi nez byly driv. Byla to jednorazovka, nebo mate domluvenou nejakou sirsi spolupraci?

2.2.2023 13:38 Pavel Píša | skóre: 19 | blog: logic
Rozbalit Rozbalit vše Re: RISC-V ve výuce, na FPGA i na čipech, FOSDEM a další

Jak lidsky tak žánrem jsou mi blízcí a když to jen trochu jde, tak chodím na každý jejich koncert. Jinak svět J.R.R.Tolkiena mě okouzlil již před rokem 1989 a když jsem se dozvěděl po filmech o Tolkienconu, tak jsem čekal, až se snížila pravděpodobnost návštěv krátkodobých nadšenců a fanynek a pak začal chodit a užívám si to tam. Po COVIDu, kdy u mě zbyla odložená 4K kamera s HDMI výstupem a používám jí pro ta procesorová videa, tak jsem jí vzal i na Pád Doriathu ty celkové záběry jsou i v záznamu z ní (viz), jinak hlavní odborník i na o video je Lemming, který tam pomohl s nastavením a pak ze všech zdrojů záznam produkuje.

Letos jsem se nabídl i na Berena a Lúthien. Vyrobil jsem hliníkový závěs kamery na basketbalový koš v tělocvičně a na žádost Lemminga, aby mohl být kompletní záběr a pak z toho mohl stříhat, jsem vybojoval na svém Dellu jen s Intel GPU a Debianem build OBS, kde jsem zvládl 4K záznam. Zároveň jsem půjčil ze školy Zoom jak na PHS tak na Tolkiencon záznamník. Ale pokaždé mi na část došly baterie. To PHS jsem stříhal sám a kus nahradil z USB mikrofonu, který jsem měl u kamery jen na zprocesování a synchronizaci.

Jinak moje aktuální raw data z Berena a Lúthien jsou dost pěkná kupka (snad ne jen hnoje)

54G    Jan 21 17:13 '2023-01-21 16-08-53.mkv'
60G    Jan 21 18:57 '2023-01-21 17-31-55.mkv'
  1.2G Jan 21 18:14  230121-001.wav
  759M Jan 21 19:16  230121-002.wav

Data již má i s dalšími kamerami Lemming... celkem ho lituji...

Takže když mi o jen trochu vychází, tak na koncerty PHS i představení Falešného společenstva chodím, a techniku chci brát, aby z toho měli něco i další.

Pokud by někdo chtěl pomoci tak budu rád. Jsem amatér a především v oblasti zvuku je to hrůza...

Jinak mám záznam PHS i z letošního Tolkienconu, ale spíš nepředpokládám, že Katka uzná kvalitu k povolení něco publikovat. Jejich písničky studiově nahrané a zveřejněné na http://pisnestredozeme.cz/ nebo na jejich CD jsou úplně jiná třída, kvalita.

Jinak FS nyní nahrává Hurinovy děti a shání financování studia. Případně, možná pokud by byli zájemci z ČVUT, kteří by vložili vlastní čas, tak by jim šlo nabídnou nahrávání u nás. Několik studií je i s profi technikou (určitě po jednom na FIT i FEL). Ale nejdražší je pro ně dobrého zvukaže zaplatit. Kdyby to chtěli dělat nadšenci (ideálně studenti) tak se při tom mohou hodně naučit. A na ČVUT je i od koho. Ale ti (AVC, Hody, Jančička), co to již dělají pro profi koncerty čas, energii a asi ani fanouškovské nadšení pro tento žánr nemají.

2.2.2023 13:59 Pavel Píša | skóre: 19 | blog: logic
Rozbalit Rozbalit vše Re: RISC-V ve výuce, na FPGA i na čipech, FOSDEM a další

Jinak jak PHS tak má školní videa, kromě raw záznamu z velkých poslucháren, jsou nabíraná přes OBS a střihaná kdenlive, vše na Deban GNU/Linuxu a jen s otevřenými nástroji... Na COVID jsem si za své/z firemního okamžitě koupil v březnu 2020 dvě kamerky Logitech C930e, na katedře mi kopili Wacom table a před zeleným závěsem jsem se s tím učil dělat. Takže ta první videa z APO jsou vlastně mé první pokusy, co dělat s videem. Odložená kamera, která neměla podle kolegů z IT kvality na instalaci v posluchárně, je DataVideo BC-200 a k ní je použitý CamLink 4K na převod HDMI na USB.

Odborník na procesory a embedded si prostě musí poradit s videem, psaním Qt apllikace, webassembly pro simulátor, včera podporou při upgrade našeho diskless Debianového řešení, procesorem od 8051, přes PowerPC až po vesmírné nanoXplore FPGA z buildem VHDL přes Python. Tak mi připadá, že úplné základy činnosti procesoru, když jim k tomu takto nástroje uděláme, nemůže být problém zvládnout pro i pro ty, co zatím vidí svojí mnohem lépe placenou budoucnost v celoživotní opakování copypaste v Javascriptu...

3.2.2023 09:56 trekker.dk | skóre: 72
Rozbalit Rozbalit vše Re: RISC-V ve výuce, na FPGA i na čipech, FOSDEM a další

Pokud by někdo chtěl pomoci tak budu rád. Jsem amatér a především v oblasti zvuku je to hrůza...

K záznamu odkazovaném na konci zápisku - když nahráváte na jeden mikrofon, tak neuděláte nic. (A že by udělat potřeba bylo, jen tak namátkou - hned v druhé písni z toho záznamu dost vyčuhuje ta příčná flétna - i na to, že je to sólo. O tom šalmaji, který může zabíjet - 40. minuta - ani nemluvě, tam je to ještě horší. Kromě pár minut od začátku je ten záznam podmodulovaný.) Při zpracování záznamu přijdete na to, co je špatně, ale - kromě té dynamiky - nemáte moc možností to opravit.

Mixpult, mikrofony pro jednotlivé kanály, technika bratru za 50 tisíc. Celý koncert se sluchátky na uších a doufat, že když to mícháte na místě, že dokážete neslyšet, co jde z pódia, aby to v záznamu bylo dobře. Nebo - další desítka tisíc - záznamová zvuková karta, nahrát všechny kanály smíchat později. Vám možná spoustu těch věcí půjčí ze školy, to máte výhodu, ovšem čas vám na to nikdo nepůjčí :-)

Takže se moc nestresujte, nahrávat živé koncerty - hlavně když primárním cílem je, aby ten koncert zněl dobře pro přítomné - není žádná sranda a i v poloprofesionálním (pokud se 30+ let praxe dá nazývat jen poloprofesionální) uspořádání musí být dobré podmínky na to, aby se to povedlo.

Quando omni flunkus moritati

3.2.2023 10:31 plostenka | blog: plstnk
Rozbalit Rozbalit vše Re: RISC-V ve výuce, na FPGA i na čipech, FOSDEM a další

Takze okolo sebe chodime leta, netuse, ze se na predstavenich potkavaji alespon dva lidi co pisou v asm a rutinne ctou dumpy pameti. Fascinujici.

Ta schodistova akustika IMHO nefunguje dobre, do toho soucet ruchu ze vsech tri pater...

HD se zacli nahravat uz na podzim, ale v rozplanovano je az do pristiho jara - pak teprve definitivni mix a vydani. Tradicni zvukar Vlastik bohuzel asi vyhorel, uz to neni co to byvalo... Pry brzo FS spusti nejaky crowdfunding, tak uvidime s cim prijdou.

Obecne mi prijde skoda, ze se z letosniho BaL se stala jen repriza. Pritom material na kompletni pribeh uz maji hotovy, druhou polovinu jejich zivota v podstate zpracovali v PD. Treba je to taky trklo a pripravuji kompilat jako prekvapeni.

3.2.2023 11:25 Jendа | skóre: 78 | blog: Jenda | JO70FB
Rozbalit Rozbalit vše Re: RISC-V ve výuce, na FPGA i na čipech, FOSDEM a další

Takze okolo sebe chodime leta, netuse, ze se na predstavenich potkavaji alespon dva lidi co pisou v asm a rutinne ctou dumpy pameti. Fascinujici.

Tak zrovna Pavel Píša je IRL celkem nepřehlédnutelná a nezaměnitelná osobnost :-)

3.2.2023 12:39 Freshmouse
Rozbalit Rozbalit vše Re: RISC-V ve výuce, na FPGA i na čipech, FOSDEM a další

Stejně jako ty, Jirko.

3.2.2023 13:34 plostenka | blog: plstnk
Rozbalit Rozbalit vše Re: RISC-V ve výuce, na FPGA i na čipech, FOSDEM a další

Tj, ale priradit neprehlednutelnou a nezamenitelnou IRL osobu ke (spravnemu!) jmenu je ta netrivialni uloha :)

Založit nové vlákno • Nahoru

Tiskni Sdílej: