HW novinky: MediaTek představil 4+4+2jádrový ARM SoC

28. 4. 2015 | David Ježek | Hardware | 3266×

Zatímco MediaTek vyrábí svůj nejnovější 10jádrový počin u tchaj-wanské TSMC, a to morálně zastaralou 20nm technologií (o kterou se zákazníci podle všeho moc neperou), Qualcomm již prchl ke 14nm FinFET procesu u jihokorejského Samsungu. Komu z nich se povede líp, ukáží až závěrečné měsíce roku, takže se kromě toho zatím podívejme i na stav trhu s úložišti typu SSD a co za harddiskovou novinku chystá výrobce Seagate.

MediaTek MT6797 využívá tříúrovňový koncept „big.MediuM.LITTLE“

Tajemné zvěsti o novém 10jádrovém ARM čipu od MediaTeku dostaly konečně jasné rozuzlení. Z dostupné prezentace je patrné, že MediaTek hodlá narušit stávající koncept ARM big.LITTLE, tedy kombinace úsporných malých ARM jader určených k nenáročnému běhu a výkonnějších protějšků pro chvíle, kdy je potřeba pořádně „přitopit pod kotlem“. Jak firma trefně poznamenává, je to podobné jako používat převodovku s méně stupni. Tři úrovně budou efektivnější, přičemž ARM SoC MediaTek Helio X20 (alias „MT6797“) bude tvořeno čtveřicí 1,4GHz jader Cortex-A53 pro nejméně náročné využití, rychleji taktovanou čtveřicí 2,0GHz jader Cortex-A53 na středně náročné využití a pro nejnáročnější úlohy bude SoC disponovat dvojicí vysoce taktovaných 2,5GHz nejnovějších jader Cortex-A72, která nahrazují dosavadního výkonového souputníka jader A53, a sice A57.

Oproti předchozí generaci můžeme čekat o zhruba 40 % vyšší výkon. Výrobu čipu má zajistit (či v kontextu uvedení na konci tohoto roku už spíše v testovací fázi zajišťuje) TSMC klasickou 20nm technologií. I to je informace velmi zajímavá, neboť z ní lze mimo jiné spekulativně soudit, že na 14nm FinFET procesu třeba u Samsungu je takto koncipovaný čip problematické vyrábět.

Jinou otázkou je také uplatnění. Už z povahy toho, že v čipu je hned desetkrát jádro z poslední architektury a z toho ve dvou exemplářích hned špička, dovoluji si odhadovat, že v běžných smartphonech kolem 4?5 až 5,0palcové úhlopříčky tohle SoC, zvláště s ohledem na výrobní proces, neuvidíme. Možná v phabletech, možná v tabletech a jinde. Ostatně bude důležité, s jakými dalšími komponentami bude párováno (dosavadní informace kupříkladu nijak neodhalují použité GPU). Ale na trhu bude koncem tohoto roku veselo. Vedle konzervativněji pojatých SoC od Qualcommu, která často nesou jen čtveřici upravených jader tak vedle klasického konceptu big.LITTLE nově přibude tento třístupňový. Mnozí odběratelé a výrobci mobilních zařízení by na to mohli slyšet.

Qualcomm řeší problémy s přehříváním, přesun k Samsungu byl dobrý tah

Když počátkem roku přišly zprávy, že kromě jiných přesouvá výrobu svých ARM SoC na 14nm FinFET proces u Samsungu i Qualcomm, ještě se nevědělo tolik o problémech s tepelným vyzařováním nejnovější generace SnapDragon 810, jejž ještě vyrábí TSMC. Právě provozní parametry jsou jedním z argumentů, kterým se zdůvodňuje, že u smartphonu Samsung Galaxy S6 (Edge) poprvé není nabízena varianta ne se Samsung SoC, ale právě se SnapDragonem. Ať již je to pragmatické rozhodnutí ryze Qualcommu samotného, nebo mu Samsung vyšiel v ústrety, aby si zajistil šanci na dobré čipy pro řekněme Galaxy S7, na tom nezáleží. Hlavní je, že příští typy vlajkových lodí v ARM SoC nabídce Qualcommu bude skutečně vyrábět Samsung, což se bude týkat mezi prvními SnapDragonu 820, který později v tomto roce nahradí osmsetdesítku.

Jestli bude model Snapdragon 820 založen, shodně se Snapdragonem 810, na generických jádrech Cortex-A53 a Cortex-A57, nelze potvrdit ani vyloučit, ale je dobře možné, že v závěru roku již Qualcomm nabídne svoji vylepšenou verzi v rámci tradiční značky Krait. Pro Samsung a jeho smartphony (stejně jako smartphony jiných výrobců) to každopádně bude lepší řešení, neboť Snapdragony, na rozdíl od vlastních Samsungových ARMů, integrují LTE modem, což je žhavé zboží už nejen v Jižní Koreji, ale i v Evropě či „za velkou louží“.

Třetinu SSD na trh dodal Samsung

U nanometrů, křemíku a Samsungu ještě zůstaneme. Jihokorejský gigant je totiž vedle úspěchů ve výrobě malých ARM SoC také špičkou v oblasti NAND flash úložišť. Dle aktuálních informací loni dosáhl více než třetinového podílu na trhu SSD a podle odhadů i v nadcházejících letech mírňounce poroste. Firma dostala loni na trh SSD za téměř 4 miliardy dolarů, zatímco v případě Intelu i SanDisku to bylo množství přibližně poloviční a další výrobci jsou na tom ještě hůře. Rozhodně z pohledu toho, jaké značky vidíme v nabídce českých prodejců se ale sluší dodat, že kupříkladu Lite-On (kdysi u nás známý jako výrobce vypalovaček) prodal SSD za více než dvojnásobek peněz co Kingston.

Ono to nejspíš tak trochu plyne z podstaty trh, kde Samsung vedle „běžných“ SSD prodává i OEM partnerům jako kupříkladu HP. Navíc v nových MacBoocích nacházíme nově M.2 SSD Samsung s 3D V-NAND čipy, což je také velmi významná zakázka. Další souboj se odehraje na poli M.2 a PCI Express SSD využívajících komunikační protokol NVM Express.

Takže: Samsung kraluje ve výrobě ARM SoC, vede si skvěle v SSD oblasti (a s tím lze usuzovat i na paměťové karty apod.). a je otázkou, jak jsou na tom DRAM čipy/moduly. Vtírá se otázka, jestli je čas začít se obávat rostoucího významu jihokorejského výrobce.

Seagate uvede 2,5palcové HDD s kapacitou před 2 TB

Přesnou kapacitu výrobce neoznámil, ale jeho příští generace notebookových disků, která nade vší pochybnost nasadí nejnovější generaci hlaviček i diskových ploten využívajících pravděpodobně technologii SMR (shingled magnetic recording). Tato technologie nám v podání Seagate nabízí 3,5palcové disky pomalu se blížící 10TB metě. V souvislosti s plotnami se hovoří o japonském výrobci Showa Denko, který před časem představil novou generaci ploten nabízejících kapacitu 750 GB ve 2,5palcovém provedení. Takže prohlášení Seagate může být buď znakem tříplotnového designu (a kapacity do 2,25 TB), nebo může značit použití ploten/hlaviček ještě o generaci novějších, jejichž vývoj již v tomto výrobci probíhá a může z něj vzejít buď dvouplotnový 2TB disk, nebo tříplotnový 3TB. Spíše ale půjde o to první.

       

Komentáře

[pushkin]

...kupříkladu Lite-On (kdysi u nás známý jako výrobce vypalovaček)...

Jo, to byly časy. Kdykoliv jsem zahlédl nápis Lite-On, zježily se mi všechny chlupy a utíkal jsem se schovat. Docela by mě zajímalo, jak je na tom dnes s SSD (samozřejmě po kvalitativní stránce)...

[Michal Kubeček]

A pročpak to? Posledních zhruba 10 let jsem si jinou značku nekoupil a nikdy jsem s žádnou jejich mechanikou neměl problém.

[Attila]

Ja som na tom bol podobne s lite-onom. Bola a je to najmizernejšia značka, ktorú som vždy po roku ešte v záruke reklamoval, ale posledný kus sa pokazil až po 2rokoch a jednom dni, pričom som možno na ňom napaloval 10 ks medii a možno 50 krát bol použitý na čítanie.

Tú firmu by mali zakázať.

[pushkin]

+1

[koudy]

Proč se nevyplatí udělat pořádné 4 jádro, co by škálovalo od nějakých 300 MHz (asi tak na přehrávání mp3 + nějaké obslužné rutiny) až do x GHz?

V ideálním případě s vypínatelným jádrem(jádry), pokud není(nejsou) potřeba. (teď se předpokládám vypíná celé 4 jádro najednou a přepne se na druhé?)

Jako člověk příliš nepostižený HW (už vůbec ne CPU) mě tohle napadlo už když jsem viděl koncept BIG.little.

Intel zvládá rozsah 700 MHz - 3,5 GHz. (nemusí to být úplně přesně, ale je to přibližně 4-5 násobný rozsah, což se musí projevit na spotřebě)

Tenhle způsob musí být přece drahý.

Chápu, že to asi pěkně vypadá pro marketing a iOvce a roboOfce se mohou předhánět kdo má víc proužků, teda jader, ale technickou logiku v tom nevidím.

Ještě bych chápal, kdyby to fungovalo tak, že little poběží vždy a jen se zapojovalo BIG pokud by bylo potřeba. (nechtěl bych na to sice psát správce procesů, ale teoreticky by to šlo, někde jsem ten koncept zahlédl, že je možné mít zapnutých všech 8 jader najednou)

[Conscript89]

Rekl bych ze to bude narocnejsi na design a vyrobu nez tam proste pridat dalsi jadra a resit to softwarove.

[Pavel Píša]

Nejsem odborník na návrh na křemíku, ale obecně bude problém při 10 jádrech s L2 cache, takže tu budou nespíš vypínat po clusterech. Další věc je, že se dvě čtveřice jader, které mají stejnou architekturu a možná i logický návrh mohou lišit v implementaci tranzistorů (délka šířka kanálu). Jedna volba pak může být pomalejší optimalizovaná na nižší napětí a frekvenci a druhá na maximální výkon a tím i na nižší frekvenci vyžadovat pro spolehlivou funkci vyšší napětí nebo příkon. Další možnost je, že pomalejší čtveřice má v rozvodu hodin a signálů rezervu na další, agresívnější, vypínání bloků (buď jen hodin nebo i napájení) dynamicky po menších blocích a přímo po jednotlivých cyklech. Další možnost je, že jeden cluster má výrazně menší L2 cache. I když potom začne asi více brát hlavní paměť, protože do ní bude směřovat více přístupů. Řízené vypínání napájení a ignorování částí L2 cache by také mohlo mít značný význam, protože cache zabírá v dnešní době mnohem větší plochu než vlastní výkonná část procesoru. Přitom pro některé zátěže třeba stačí i CPU s malou cache.

Pro CMOS je teoreticky odběr daný jen počtem přepnutí, nabití hradel a kapacity vodičů za daný čas. Prakticky pro současné technologie tranzistorů a propojení již dochází k průsaku elektronů i jen v statickém stavu. Takže i statický odběr logiky začíná dohánět odběr dynamický. A tím se vracím opět k tomu, že se ty clustery mohou lišit topologií elementů.

Jinak scehduller Linuxu s rozložením zátěže na jádra s různou výkonností začíná počítat a taskům účtuje vyčerpání kvóty podle aktuálního předpokládaného výkonu jádra pro daný výběr na čipu a frekvenci. Nejsem si jistý jestli je to již plně v mainline, ale o patchích se na LWN psalo.

[pc2005]

Ideální by bylo udělat n-jádro, který by mělo asynchronní logiku (tedy žádný vnitřní hodiny a tranzistory by se spínaly jen při práci). Ale byla to šílenost navrhovat.

Jinak moderní procesory prakticky nepoužívají klasický CMOS struktury (co se lidi učí třeba na průmyslovce). Už jen taková věc jako CMOS4093 se dělá tak, že se ty tranzistory přetlačujou o VCC a GND. Flip-flopy se dělají dynamickou logikou (stejný princip jako DRAM). S tímhle se pak špatně navrhuje minimální frekvence. Navíc už od 486 mají procesory vnitřní násobičku frekvence a u PLL se musí hodnota držet ve vymezeném rozsahu, jinak se nechytí. Takže možná pokrytí rozsahu 100MHz až 2GHz by potřebovalo několik různých PLL.

Nevím ale (a teď to nemůžu najít), zda klasický ARMy tu dynamickou logiku používaj.

Další problém může být třeba řadič [S|D]DR-SDRAM. Ta paměť je synchronní, takže by se musela v případě moc nízké frekvence CPU připojovat přes nějaké FIFO buffery (zároveň wait stavy v architektuře CPU apod.).

Jinak přeladění PLL na jinou frekvenci chvíli trvá, stačí si párkrát pohrát s nějakým lepším mikročipem (ideálně bez IDE).

[koudy]

Pánové děkuji za osvětlení problému!

[frr]

Asi už chápu, proč se DMP u Vortex86 tolik chlubí tím, že ten procesor je plně statický. Sice jsem si nevšiml, že by desky podporovaly ACPI (usínací stavy) ale i jako akademické cvičení je to zajímavé Možná to vysvětluje, proč nemá takový vliv underclocking (až na 1/8 jmenovité frekvence, některé modely tuším i hlouběji), zato má citelný vliv, když OS volá HLT (rozdíl ve spotřebě DOS/Linux je značný).

[pc2005]

Velkej význam má taky Vcore napětí toho čipu.

[Pavel Píša]

No minimálně starší ARMy byly celkem statické. Když jsem spíš tak pro otestování naimplementoval před roky CPU frequency scaling pro naší destičku PiMX1 s FreeScale i.MX1, tak jsem při dodržení požadavků na poměry frekvencí jádra a sběrnic dokázal dynamicky/podle zátěže škálovat od 8 kHz do 200 MHz. Stím, že pod určitou frekvencí jsme dělil systémovou PLL a CPU PLL zastavoval a měl CPU hodiny se zběrnicí synchronní. V okamžiku, kdy se šlo nad frekvenci systémové PLL, tak se zapnula druhá PLL a přepla se konfigurace v jádře procesoru. ARM920T měl přímo požadavky na konfiguraci řídicího slova podle poměrů frekvencí. Nastavení zajišťovalo použití správného mechanizmu pro přenos dat sběrnic mezi hodinovými doménami. Nejsem si teď již úplně jistý, jak jsem při škálování systémových hodin řešil SDRAM a refresh, musel bych to dohledat. Ale mám pocit, že jsem jí také nechával jet jen na těch 8 kHz. Systém to zvládal zcela v pořádku, akorát byla zábava, jak při příjmu prvního znaku po sériové lince chvíli přemýšlel než vůbec poslal znak zpátky. Když dostal znaků více, tak začal škálovat frekvenci a pak chvilku odpovídal bystřeji.

V reálné aplikaci pro medicínské zařízení jsme si v té době Linux použít netroufli a z asynchronních sběrnic jsem měl také obavy, takže tam se používá RTEMS a podtaktovaný režim s konstatními hodinami. Ale otestování s Linuxem byla zábava a i nějakých 20 terminálů v jedné větší firmě s ním na naší desce běhá. Ale ani tam není škálování povolené, ani mírnější, těch 8 kHz by se s grafikou opravdu rádo nemělo.

Jinak asynchronní návrhy procesorů existují a co se týče výkonu, tak jsem zahlédl, že to není špatné. Ale takový návrh vyžaduje obvykle alespoň 2x až 3x více tranzistorů než synchronní ekvivalent a tak nakonec právě díky těm průsakům může pro větší chip vyjít hůře než synchronní. Ale v posledních letech jsem výsledky nesledoval.

[pc2005]

Jo koukal jsem se na datasheet Zynqu (Cortex-A9 MPCore) a podle všeho může integrovaný PLL jet už od 30MHz a měl by jít bypassnout, takže zynq by mohl jet jen na hodinách z externího zdroje. S PLL na 222MHz (třetina) byly i nejaký testy v Linuxu, ale jinak nic moc. Řekl bych, že moc lidí to při těchto podmínkách nebude testovat (u FPGA jde spíš o přetaktování ).

SDRAM refresh na 8kHz? zajímavý :-O . Měnilo se u toho i.MX1 i napětí (to má vyšší vliv na odběr než frekvence)?

[Pavel Píša]

Musel jsem najít a prohlédnout zdrojový kódu, ještě že ho za mě archivují jinde

http://lxr.linux.no/#linux+v2.6.24.7/arch/arm/mach-imx/cpufreq.c

Do mainline se dostala méně agresivní volba, kde je minimum nastavené na 8 MHz

Výhodou i.MX1 je, že periferie měly vlastní děličky přímo ze systémové PLL a CSCR.BCLK_DIV se tedy uplatňuje jen pro BCLK (bus clock ARMu) a HCLK (hodiny na SDRAM a některé zbývající periferie - kamera atd). Škálování se tedy projevilo i na hodinách SDRAM - té to, zdálo se, potíže nedělalo. Starty refresh cyklů byly řízené podle intervalu z 32kHz krystalu, takže jich bylo také správně, akorát při pomalých sběrnicových hodinách asi zabírali téměř veškerý čas.

Naše destička (viz schéma na příslušné stránce) má pro jádro jen pevný zdroj 1.8 V. Takže snížení spotřeby s napětím otestovat jednoduše nešlo. Z testování jsem měl záznamy, ale již je nejspíš nenajdu. Spotřeba ale klesala celkem v přímé úměře k frekvenci. Celkově i maximální odběr byl někde okolo 100 mA, pak se zapnulo napájení 100 Mbit Ethernetu, a dalších 100 mA bylo potřeba navíc.

[Laco]

Pre tvorcov tohoto webu, ospravedlnuje sa ze off topic..

Chlapi sorac, ale uz sa na ten klasicky DejaVu Sans font neda pozerat. Neviem ako ine distra ale v Ubuntu je to pismo obrovske, siroke, rozmazane... proste blivajz. Pouzite prosim nieco ineho. Ovela lepsie vyzera Liberation Sans, Free Sans alebo Droid Sans..

[Ruža Becelin]

Tak si uprav styl, ne?

[nobody]

a jeste zanadavej abclinuxu za to silene pozadi co pouzivas na plose a mys z ktere te boli ruka

[helb]

Abclinuxu pouziva sans-serif font urceny prohlizecem, takze „obrovske, siroke, rozmazane“ pismo je jen problem vaseho nastaveni.

[FAWN]

Tato stránka Dejavu Sans explicitně nepožaduje. V css je prostě obvyklým způsobem nastaven sans-serif. O změně písma se pane kolego dohodněte se svým browserem.

[pc2005]

Selfpwn

[Ondrej Santiago Zajicek]

Staci nepovolit strankam pouzivat vlastni fonty a nechat vse na konfiguraci prohlizece. Divim se, ze nekdo tuto volbu nepouziva, bez ni je pulka webu dost necitelna vzhledem ke kreativnim fontum.

[Petr Tomášek]

s kapacitou před 2 TB

s/před/přes/