AlmaLinux přinese s verzí 10.1 podporu btrfs. XFS bude stále jako výchozí filesystém, ale instalátor nabídne i btrfs. Více informací naleznete v oficiálním oznámení.
Společnost OpenAI představila svůj vlastní webový prohlížeč ChatGPT Atlas. Zatím je k dispozici pouze na macOS.
Desktopové prostředí KDE Plasma bylo vydáno ve verzi 6.5 (Mastodon). Přehled novinek i s videi a se snímky obrazovek v oficiálním oznámení. Podrobný přehled v seznamu změn.
Rodina jednodeskových počítačů Orange Pi se rozrostla (𝕏) o Orange Pi 6 Plus.
Na Humble Bundle běží akce Humble Tech Book Bundle: All Things Raspberry Pi by Raspberry Pi Press. Se slevou lze koupit elektronické knihy od nakladatelství Raspberry Pi Press a podpořit Raspberry Pi Press, Raspberry Pi Foundation North America nebo Humble.
Přidaný režim autonomního řízení vozidel Tesla Mad Max je dostupný pro vybrané zákazníky v programu EAP (Early Access Program). Nový režim je na silnici agresivnější, častěji mění pruhy a ne vždy dodržuje rychlostní limity. Agentura JPP spekuluje, že v Česku by se mohl nový režim namísto Mad Max jmenovat Mad Turek...
Byla vydána nová verze 9.18 z Debianu vycházející linuxové distribuce DietPi pro (nejenom) jednodeskové počítače. Nově také pro NanoPi R3S, R3S LTS, R76S a M5. Přehled novinek v poznámkách k vydání.
bat, tj. vylepšený cat se zvýrazňováním syntaxe a integrací s gitem, byl vydán ve verzi 0.26.0.
Byla vydána první verze 0.0.1 [Mastodon] multipatformního renderovacího jádra webového prohlížeče Servo (Wikipedie). Vývoj Serva započal v roce 2012 v Mozilla Corporation. V roce 2020 bylo Servo předáno nadaci Linux Foundation. Servo je napsané v programovacím jazyce Rust.
Cloudovou službu Amazon Web Services (AWS) americké firmy Amazon dnes postihl globální výpadek. Omezil dostupnost řady aplikací a webů, například populární platformu Snapchat nebo aplikaci s prvky umělé inteligence (AI) Perplexity. Podle webu Downdetector hlásily problémy také uživatelé obchodu Amazon, streamovací platformy PrimeVideo nebo platební služby PayPal.
Pro naše ukázkové účely bude stačit úplně jednoduchá architektura procesoru, kterou vidíte na následujícím obrázku. Sběrnice jsou označeny plnou čarou, řídící signály jsou tečkované.
Vlastní procesor je ohraničen čárkovanou čarou. Jeho jediný výstup je adresa pro paměť, ze které čte instrukce. Tato adresa je uložena v registru PC (Program Counter). Nejdůležitějším registrem je Akumulátor (ACC), do kterého se zapisují výsledky operací ALU, a do kterého také můžeme zapsat přímou hodnotu pomocí instrukce. Z akumulátoru také můžeme zapisovat hodnoty do registrů v registrovém poli R. Jeden vstup ALU je vždy akumulátor, druhý je jeden z registrů.
Control nastavuje řídící signály pro ostatní prvky procesoru. Abychom mohli tento prvek navrhnout, musíme znát formát instrukce. Pro příklad zvolme velmi jednoduchý formát, kde instrukce bude mít 16 bitů, přičemž horních 8 bitů bude případný přímý operand a spodních 8 bitů budou zakódované řídící signály:
| DIRECT OPERAND | RSRVD | reg | alu | op | |15 |14 |13 |12 |11 |10 | 9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
Op
určuje operaci. Zvolme 4 možné operace:
00
bude zápis do PC (změna adresy pro čtení z paměti, takže instrukce skoku).01
pro provedení operace ALU.10
pro zápis přímého operandu do akumulátoru.11
pro zápis z akumulátoru do registru.Alu označuje dva bity, které určují, jaká operace ALU se má provést. Dva bity reg vybírají registr, se kterým se má provést daná operace. Další dva bity jsou prozatím nevyužité. Následuje osmibitový přímý operand.
Podívejme se tedy konečně na VHDL kód, který popisuje tento procesor. Protože entity ALU a pole registrů jsme již navrhli v předchozích dílech, vložíme je do naší entity jako tzv. komponenty. Tento přístup nám umožňuje hierarchicky skládat obvod z dílčích entit. Komponentu nejdříve musíme nadeklarovat v deklarační části architektury a v těle architektury potom provést napojení této komponenty na naše signály.
library IEEE; use IEEE.std_logic_1164.all; use ieee.std_logic_arith.all; use ieee.std_logic_unsigned.all; ENTITY main IS PORT ( CLK : in std_logic; RESET : in std_logic; INST : in std_logic_vector(15 downto 0); ADDR : out std_logic_vector(7 downto 0) ); END main; ARCHITECTURE behavioral OF main IS component ALU IS PORT ( I1, I2: IN std_logic_vector(7 downto 0); A: in std_logic_vector(1 downto 0); O: out std_logic_vector(7 downto 0)); END component; component register_set IS PORT ( CLK, RESET: in std_logic; I: in std_logic_vector(7 downto 0); O: out std_logic_vector(7 downto 0); ADDR: in std_logic_vector(1 downto 0); WR: in std_logic); END component; signal acc, alu_acc, reg_alu: std_logic_vector(7 downto 0); signal pc: std_logic_vector(7 downto 0); signal op_pc, op_alu, op_reg, op_acc: std_logic; BEGIN p_pc: process (RESET, CLK) begin if (RESET = '1') then pc <= (others => '0'); elsif (CLK'event and CLK = '1') then if op_pc = '1' then pc <= INST(15 downto 8); else pc <= pc + '1'; end if; end if; end process; p_acc: process (RESET, CLK) begin if (RESET = '1') then acc <= (others => '0'); elsif (CLK'event and CLK = '1') then if op_acc = '1' then acc <= INST(15 downto 8); elsif op_alu = '1' then acc <= alu_acc; end if; end if; end process; op_pc <= '1' when INST(1 downto 0) = "00" else '0'; op_alu <= '1' when INST(1 downto 0) = "01" else '0'; op_acc <= '1' when INST(1 downto 0) = "10" else '0'; op_reg <= '1' when INST(1 downto 0) = "11" else '0'; reg1: register_set port map (CLK => clk, RESET => reset, I => acc, O => reg_alu, ADDR => INST(5 downto 4), WR => op_reg); alu1: alu port map (I1 => acc, I2 => reg_alu, A => INST(3 downto 2), O => alu_acc); ADDR <= pc; END behavioral;
Vstupy naší entity jsou hodinový vstup, reset a data z paměti (instrukce). Jediným výstupem je adresa paměti.
Po deklaraci komponent a signálů následuje vlastní kód, který tvoří obvod. V něm jsou dva procesy reagující na hodinový signál, které tvoří dva registry našeho obvodu - PC a ACC. Co a zda do těchto registrů zapisovat, se řídí signály op_...
, které jsou tvořeny pomocí instrukce when
z dvou bitů instrukce určujících operaci procesoru. Následuje již pouze propojení komponent s registry a s ALU. K jejich řízení využíváme jednotlivé bity instrukce (např. operace ALU je dána bity 2 a 3). Spojení mezi těmito komponentami navzájem a spojení s dalšími prvky procesoru zajištují interní signály (např. z ALU do akumulátoru je to signál alu_acc
).
Jako příklad funkce jsem zvolil jednoduchý program, který uloží do akumulátoru hodnotu 1, tuto hodnotu zapíše do registru R1 (přímý zápis do tohoto registru není možný), uloží do akumulátoru hodnotu 3, inkrementuje tuto hodnotu a poté provede skok opět na tuto instrukci inkrementace. Simulace běhu tohoto programu je zde:
Vícebitové hodnoty jsou zobrazeny v hexadecimálním formátu. Pokud chcete vidět přesnou funkci tohoto programu, je třeba převést hodnoty instrukce do binárního formátu a porovnat s formátem instrukce.
V signálu Addr
je zřejmé, že Program Counter na adrese 04 narazil na instrukci skoku na adresu 03, čímž se vytvořila nekonečná smyčka. V registru Acc
(akumulátor) můžeme vidět inkrementující se hodnotu. První operace je zápis do akumulátoru (aktivní signál op_acc
), poté zápis akumulátoru do registru (signál op_reg) a znovu zápis do akumulátoru. Potom již jen inkrementujeme akumulátor v nekonečné smyčce.
Procesor, který byl zvolen pro ilustraci, má řadu nedostatků, např. neumožňuje podmíněné skoky, formát instrukce plýtvá pamětí atd. Řešení těchto nedostatků však může posloužit jako cvičení zvídavému čtenáři.
Tímto náš úvod do VHDL končí. Cílem bylo ukázat, že hardware je možné popsat pomocí jazyka. Pokud ve vás alespoň trošku vzbudil zájem o problematiku návrhu obvodů, potom splnil svůj účel. Všem děkuji za pozornost!
Nástroje: Tisk bez diskuse
Tiskni
Sdílej: